SEARCH

INDEX DETAIL

JAPANESE

BACK

NEXT

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2000-194655

(43)Date of publication of

14.07.2000

application:

(51)Int.Cl.

G06F 13/38 G06F 13/00 H04L 12/56 H04L 13/08

(21)Application

11-277881

(71)Applicant: STMICROELECTRONICS INC

number:

(22)Date of filing:

30.09.1999

(72)Inventor: CHRISTIAN D CASPER

(30)Priority

Priority

98

Priority

30.09.1998 Priority

US

number:

163952

date:


country:

(54) METHOD AND SYSTEM FOR TRANSFER CONTROL OF DATA BY UPDATING DESCRIPTOR IN DESCRIPTOR RING

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the overhead regarding the use of descriptors and descriptor rings relating to respective frame data buffers by updating only the starting and ending descriptors in a descriptor chain for a desired host or controller.

SOLUTION: A network controller 40 updates a starting and an ending descriptor entry which are concerned to optimize the use of a bus when ≥3 frame data buffers are chained together. When the network controller 40 completes the process as to a buffer relating to chained frames, the possession of the ending descriptor is returned first and then the possession of the starting descriptor is returned. The flags and fields of the starting and ending descriptors in a column type chain of a fence post, i.e., a fence are all updated by the controller 40 and when they are completely sent or received, accurate information regarding the frames is provided.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-194655 (P2000-194655A)

(43)公開日 平成12年7月14日(2000.7.14)

(51) Int.Cl.7		識別記号	FΙ			テーマコード(<u>参考)</u>
G06F	13/38	3 1 0	G06F	13/38	310B	
	13/00	3 5 3		13/00	353A	
H04L	12/56		H04L	13/08		
	13/08			11/20	1 0 2 Z	

審査請求 未請求 請求項の数42 〇L (全 48 頁)


(21)出願番号	特願平1 1-277881	(71)出願人	591236448
			エスティーマイクロエレクトロニクス,イ
(22)出顧日	平成11年9月30日(1999.9.30)		ンコーポレイテッド
			STMicroelectronics,
(31)優先権主張番号	09/163952		Inc
(32)優先日	平成10年9月30日(1998.9.30)		アメリカ合衆国, テキサス 75006,
(33)優先権主張国	米国(US)		カーロルトン, エレクトロニクス ドラ
			イブ 1310
		(72)発明者	クリスチャン デイ. キャスパー
			アメリカ合衆国, テキサス 75007,
			カーロルトン, オールド デントン
			3640
		(74)代理人	100057793
			弁理士 小橋 一男 (外1名)

(54) 【発明の名称】 記述子リング内の記述子をアップデートすることによるデータの転送制御方法及びシステム

(57)【要約】

【課題】 夫々のフレームデータバッファに関連する記述子リング及び記述子を使用することに関連するオーバーヘッドを減少させる。

【解決手段】 本発明によれば、共用システムメモリのフレームデータバッファ内にフレームが受信される。単一フレームは3個を超えるフレームデータバッファをスパンすることが可能である。記述子リングは夫々のフレームデータバッファを記述し且つそれに対してポイントし且つホスト又は装置による所有を記述する夫々の記述子を有している。フレームを受信した関連するフレームデータバッファに対する記述子が一緒に配置されて最初の記述子と最後の記述子とを有する記述子チェーンを形成する。最初の記述子及び最後の記述子と中間の記述子の所有を所望のホスト又は装置に対して許可するために最初の記述子及び最後の記述子のみが記述子チェーン内においてアップデートされる。



1

【特許請求の範囲】

【請求項1】 ホストと共用システムメモリを具備する 制御器との間でフレームで調整されたデータ転送を制御 する方法において、

単一のフレームが3個を超えるフレームデータバッファにわたるように共用システムメモリのフレームデータバッファ内のフレームを受取り、その場合に記述子リングは夫々のフレームデータバッファを記述し且つそれに対してポイントし且つホスト又は制御器のいずれかによる所有を記述する夫々の記述子を有しており、

最初の記述子及び最後の記述子を持った記述子チェーンを形成するために前記フレームを受取った関連するフレームデータバッファに対する記述子を一緒に配置させ、バスの利用を向上させるために所望のホスト又は制御器に対して最初の記述子及び最後の記述子及び中間の記述子の所有を許可するために前記記述子チェーン内の最初の記述子及び最後の記述子のみをアップデートする、上記各ステップを有することを特徴とする方法。

【請求項2】 請求項1において、更に、ネットワーク 受信フレームに対する記述子内の所有ビットをアップデ 20 ートすることによって記述子の所有をアップデートする ステップを有していることを特徴とする方法。

【請求項3】 請求項1において、更に、前記記述子チェーンの最後の記述子内のフレームの終りフラグをセットするステップを有していることを特徴とする方法。

【請求項4】 請求項1において、更に、パケットの終りビットをセットすることによって前記記述子チェーンの最後の記述子内のフレームの終りフラグをセットするステップを有していることを特徴とする方法。

【請求項5】 請求項1において、更に、前記記述子チ 30 ェーンを形成する複数個の記述子を逐次的に一体的に配 置させるステップを有していることを特徴とする方法。

【請求項6】 請求項1において、更に、各記述子を2 ワードエントリとして形成するステップを有していることを特徴とする方法。

【請求項7】 請求項1において、更に、フレームが夫々のフレームデータバッファを充填するに従いフレームデータバッファと関連する記述子を1つづつ一体的に逐次的に配置させるステップを有していることを特徴とする方法。

【請求項8】 請求項1において、更に、128バイトワードグループとして記述子を形成するステップを有していることを特徴とする方法。

【請求項9】 請求項1において、更に、約512乃至約2,048バイトに対してフレームデータバッファを形成するステップを有していることを特徴とする方法。

【請求項10】 請求項1において、更に、前記記述子 リングを前記制御器内の特定のFIFOメモリに対して 専用とさせるステップを有していることを特徴とする方 法。 【請求項11】 ホストと共用システムメモリを具備する制御器との間でフレームに調整されたデータの転送を制御する方法において、

単一のフレームが3個を超えるフレームデータバッファをスパンするように共用システムメモリのフレームデータバッファ内のフレームを受取り、尚記述子リングは夫々のフレームデータバッファを記述し且つそれに対してポイントし且つホスト又は制御器のいずれかによる所有を記述する夫々の記述子を有しており、

最初の記述子及び最後の記述子を有する記述子チェーンを形成するために前記フレームを受取った関連するフレームデータバッファに対する記述子を一緒に配置させ、所望のホスト又は制御器に対して最初の記述子及び最後の記述子及び中間の記述子の所有を許可するために記述子チェーン内の最初の記述子及び最後の記述子のみをアップデートし、

異なるフレームデータバッファにわたる全体的なフレームのバイトカウントで前記記述子チェーンの最初の記述子のメッセージ寸法フィールドをアップデートし且つそれの関連するフレームデータバッファ内のみのフレームのデータによって占有されているバイトカウントで前記記述子チェーンの最後の記述子のメッセージ寸法フィールドをアップデートする、上記各ステップを有することを特徴とする方法。

【請求項12】 請求項11において、更に、ネットワーク受信フレームに対する記述子内の所有ビットをアップデートすることによって記述子の所有をアップデートするステップを有していることを特徴とする方法。

【請求項13】 請求項11において、更に、前記記述 子チェーンの最後の記述子内のフレームの終りフラグを セットするステップを有していることを特徴とする方 法。

【請求項14】 請求項11において、更に、パケットの終りビットをセットすることによって前記記述子チェーンの最後の記述子内のフレームの終りフラグをセットするステップを有していることを特徴とする方法。

【請求項15】 請求項11において、更に、前記記述 子チェーンを形成する記述子を逐次的に一緒に配置させ るステップを有していることを特徴とする方法。

【請求項16】 請求項11において、更に、各記述子 を2ワードエントリとして形成するステップを有してい ることを特徴とする方法。

【請求項17】 請求項11において、更に、フレームが夫々のフレームデータバッファを充填するに従いフレームデータバッファと関連する記述子を1つづつ一緒に逐次的に配置させるステップを有していることを特徴とする方法。

【請求項18】 請求項11において、更に、記述子を 128バイトワードグループとして形成するステップを 有していることを特徴とする方法。

【請求項19】 請求項11において、更に、約512 乃至約2.048バイトに対してフレームデータバッフ アを形成するステップを有していることを特徴とする方 法。

【請求項20】 請求項11において、更に、前記制御 器内の特定のFIFOメモリに対し記述子リングを専用 とさせるステップを有していることを特徴とする方法。

【請求項21】 ホストと共用システムメモリを具備す る制御器との間でフレームに調整されたデータの転送を 制御する方法において、

最初の記述子と最後の記述子とを有する記述子チェーン を形成するためにフレームを受信した関連するフレーム データバッファに対してポイントする複数個の記述子を 一緒に配置させ、

バスの利用を向上させるために所望のホスト又は制御器 に対して最初の記述子及び最後の記述子及び中間の記述 子の所有を許可するために記述子チェーン内の最初の記 述子及び最後の記述子のみをアップデートする、上記各 ステップを有することを特徴とする方法。

【請求項22】 請求項21において、更に、異なるフ 20 レームデータバッファにわたる全体的なフレームのバイ トカウントで前記記述子チェーンの最初の記述子のメッ セージ寸法フィールドをアップデートするステップを有 していることを特徴とする方法。

【請求項23】 請求項22において、更に、それと関 連するフレームデータバッファ内にのみ包含されている フレームのデータによって占有されているバイトカウン トで前記記述子チェーンの最後の記述子のメッセージ寸 法フィールドをアップデートするステップを有している ことを特徴とする方法。

【請求項24】 請求項21において、更に、ネットワ ーク受信フレームに対する記述子内の所有ビットをアッ プデートすることによって記述子の所有をアップデート するステップを有していることを特徴とする方法。

【請求項25】 請求項21において、更に、前記記述 子チェーンの最後の記述子内のフレームの終りフラグを セットするステップを有していることを特徴とする方 法。

【請求項26】 パケットの終りビットをセットするこ とによって前記記述しチェーンの最後の記述子内のフレ 40 一ムの終りフラグをセットするステップを有しているこ とを特徴とする方法。

【請求項27】 請求項21において、更に、前記記述 子チェーンを形成する複数個の記述子を逐次的に一緒に 配置させるステップを有していることを特徴とする方 法。

【請求項28】 請求項21において、更に、各記述子 を2ワードエントリとして形成するステップを有してい ることを特徴とする方法。

【請求項29】 請求項21において、更に、フレーム 50 受信ポートと送信ポートとを具備しており各ポートがF

が夫々のフレームデータバッファを充填するに従いフレ ームデータバッファと関連する記述子を1つづつ一緒に 逐次的に配置させるステップを有していることを特徴と する方法。

【請求項30】 請求項21において、更に、前記記述 子を128バイトワードグループとして形成するステッ プを有していることを特徴とする方法。

【請求項31】 請求項21において、更に、約512 乃至約2,048バイトに対してフレームデータバッフ アを形成するステップを有していることを特徴とする方 法。

【請求項32】 請求項21において、更に、前記制御 器内の特定のFIFOメモリに対して前記記述子リング を専用のものとするステップを有していることを特徴と する方法。

【請求項33】 フレームに調整されたデータの転送を 制御するシステムにおいて、

ホストシステム、

ネットワーク装置、

前記ホストシステムと前記ネットワーク装置との間の共 用システムメモリであってフレームデータバッファを具 備している共用システムメモリ、

単一のフレームが3個を超えるバッファにわたることが 可能であるように前記フレームデータバッファ内に入っ て来るフレームを受信する手段、

フレームを受信した夫々のフレームデータバッファに対 してポイントする記述子チェーンに形成した連続する記 述子を具備する記述子リングを前記メモリ内に形成する 手段、

バスの利用を向上させるために所望のホスト又はネット ワーク装置に対して最初の記述子及び最後の記述子及び 中間の記述子の所有を許可するために前記記述子チェー ン内の最初の記述子及び最後の記述子のみをアップデー トする手段、を有していることを特徴とするシステム。

【請求項34】 請求項33において、前記記述子が、 更に、アップデートされる所有ビットを有していること を特徴とするシステム。

【請求項35】 請求項34において、各記述子が、更 に、2ワードエントリを有していることを特徴とするシ ステム。

【請求項36】 請求項33において、前記記述子が約 128バイトワードグループを有していることを特徴と するシステム。

【請求項37】 請求項33において、前記フレームデ ータバッファが約512乃至約2.048バイトを有し ていることを特徴とするシステム。

【請求項38】 フレームに調整されたデータの転送を 制御するシステムにおいて、

ホストシステム、

IFOメモリを有している制御器、

前記ホストシステムと前記制御器との間の共用システム メモリであってフレームデータバッファを具備している 共用システムメモリ、

単一のフレームが3個を超えるバッファにわたることが 可能であるように前記フレームデータバッファ内に入っ て来るフレームを受信する手段。

フレームを受信した夫々のフレームデータバッファに対してポイントする記述子チェーンに形成した連続する記述子を有する少なくとも1個の記述子リングであって各 10 々が前記制御器内の特定のポート及びFIFOメモリに対して専用とされている記述子リングを前記メモリ内に形成する手段、

バスの利用を向上させるために所望のホスト又は制御器 に対して最初の記述子及び最後の記述子及び中間の記述 子の所有を許可するために前記記述子チェーン内の最初 の記述子及び最後の記述子のみをアップデートする手段、を有していることを特徴とするシステム。

【請求項39】 請求項38において、前記記述子がアップデートされる所有ビットを有していることを特徴と 20 するシステム。

【請求項40】 請求項38において、各記述子が2ワードエントリを有していることを特徴とするシステム。

【請求項41】 請求項38において、前記記述子が約128バイトワードグループを有していることを特徴とするシステム。

【請求項42】 請求項38において、前記フレームデータバッファが約512乃至約2,048個のバイトを有していることを特徴とするシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ホストと共用システムメモリを具備する制御器との間でフレームに調整されたネットワークをベースとしたデータの転送を制御する方法に関するものであって、更に詳細には、フレームデータバッファを記述し且つそれに対してポイント即ち指し示す夫々の記述子を具備する記述子リングを使用してデータの転送を制御する方法及びシステムに関するものである。

[0002]

【従来の技術】データネットワークは毎日の活動及びビジネスアプリケーションにおいて益々重要なものとなっている。これらのネットワークの殆どは、例えば、しばしばTCP/IPとして呼称される伝送制御プロトコル(TCP)及びインターネットプロトコル(IP)を使用するインターネットのようなパケット交換型ネットワークである。伝送制御プロトコルはネットワークトラフィックの信頼性のある受信及び送信を管理し、一方インターネットプロトコルはパケットが正しいデスティネーション即ち宛先へ送られることを確保するためのルーチ 50

ング即ち経路付けの役割を担っている。

【0003】 典型的なネットワークにおいては、スイッチングノード及び端部ノードのみならず伝送リンクからなるメッシュが設けられる。端部ノードは、典型的に、パケットが受信され且つそのデスティネーション即ち宛先へ到達するために正しい外へ出るリンク上に送信されることを確保する。スイッチングノードは、典型的に、パケットスイッチ、又はルータ、又は中間システムとして呼称される。データトラフィックにおけるソース即ち発信元及びデスティネーション即ち宛先(端部ノード)はホスト及び端部システムとして呼称することが可能である。これらのホスト及び端部システムは、典型的に、パソコン、ワークステーション及びその他のターミナルである。

【0004】コンピュータの間においての情報の移動を 助けるために、開放型システム間相互接続(OSI)モ デルが開発されている。コンピュータの間での情報を移 動させる各問題は該モデルにおいてはレイヤ(層)によ って表わされ、従って、標準用の枠組を確立している。 2つのシステムはプロトコルスタック内のレイヤの間に おいてのみ通信を行う。然しながら、他のシステム内の 純粋なレイヤと通信を行うことが望ましく、目つこのよ うな結果を達成するために、情報はパケットとしても知 られるプロトコルデータ単位(PDU)によって交換さ れる。PDUはデータのみならずアドレスのような制御 情報を包含するヘッダを有している。ソース即ち発信元 において、当業者にとって公知の如く、各レイヤはそれ 自身のヘッダを付加する。物理レイヤから始まって、7 個のレイヤ、即ち(1)物理レイヤ、(2)データリン 30 クレイヤ、(3) ネットワークレイヤ、(4) トランス ポートレイヤ、(5)セッションレイヤ、(6)プレゼ ンテーションレイヤ、(7)アプリケーションレイヤを 有している。

【0005】ネットワークシステムは、典型的に、ルーチングアルゴリズムを使用することによって最適な経路を決定することが可能なルータを使用する。ルータは、又、各パケットに対するルーチング経路に基づいて、入力ポートに到着したパケットを出力ポートへスイッチさせる。ルーチングアルゴリズム(即ちルーチングプロトコル)は、与えられたデスティネーションアドレスを具備するパケットを送るために次のルータへポイントする即ち指し示すエントリからなるルーチングテーブルを初期化し且つ維持するために使用される。典型的に、ネットワーク内の各リンクに対して固定したコストが割り当てられ且つコストはリンク帯域幅及び/又はコストを反映する。最も低いコストの経路が他のルータとネットワークトポロジィ及びリンクコスト情報を交換した後にルータによって決定することが可能である。

【0006】2つの低いレベルのレイヤ、即ち物理レイヤ及びデータリンクレイヤは、典型的に、IEEE80

2委員会によって開発されたローカルエリアネットワーク用の標準によって支配される。データリンクレイヤは、典型的に、2つのサブレイヤに分割されており、論理リンク制御(LLC)サブレイヤは例えばフレーム化、フロー制御、エラー制御、アドレッシング等の機能を定義する。LLCプロトコルはHDLCプロトコルの修正版である。媒体アクセス制御(MAC)サブレイヤは共通媒体に対する伝送アクセスを制御する。

【0007】ハイレベルデータリンク制御(HDLC)は遠隔装置間でのデータ伝送操作の正確性をチェックす 10 るための通信制御手順であり、その場合には、データはフレームとして知られる単位で伝送され、且つフレームのシーケンスをチェックし且つ伝送操作期間中にビットが失われるか又は反転されることに起因したエラーを検知するための手順が存在している。データリンクのセットアップ(設定)及び終了を制御する機能も存在している。HDLCにおいては、伝送リンクにわたってのビット同期データ通信が制御される。HDLCはX.25として知られているITUパケット交換インターフェース標準に包含されている。

【0008】プログラム可能なHDLCプロトコル制御器はこれらのシステムにおいて一般的に使用されている。HDLC制御器はコンピュータペリフェラルインターフェース装置であって、それは国際標準化機構(ISO)ハイレベルデータリンク制御(HDLC)をサポートしている。それはフレームレベルの命令セットをサーポートすることにより且つフレーム組立一分解及びデータ完全性に関連する低レベルタスクのハードウエア実現によって中央処理装置又はマイクロプロセサユニット(MPU)ソフトウエアを減少している。

【0009】 殆どの通信プロトコルはビット指向型で、コード依存性であり、且つ全二重通信に対して理想的なものである。幾つかの通信適用例としては、ターミナル対ターミナル、ターミナル対MPU、MPU対MPU、衛星通信、パケット交換、及びその他の高速データリンク等がある。

【0010】通信制御器はフレームを構成し且つ受信することに関連するタスクの多くから中央MPUを解放する。フレーム(時折、パケットと呼称される)はリンク制御及びデータ伝送の両方の目的に使用することの可能 40な単一の通信要素である。

【0011】 殆どの制御器は外部共用メモリ資源に対するアクセスを与える直接メモリアクセス(DMA)装置又は機能を有している。その制御器はDMA又は非DMAのいずれかのデータ転送を行うことを可能とする。該制御器は、MPUからのコマンドを受付け、そのコマンドを実行し、且つインタラプト及び結果をMPUへ供給する。

【0012】幾つかのHDLC制御器は半又は全二重通信をサポートする異なるインターフェース(例えば、150

OMb p s 又は高々100Mb p s)を有する種々のポートを有している。フレームのうちの幾つかはバス内へ移動し、次いで、直接メモリアクセス(DMA)ユニット内へ移動し、そこでCPU及びROMは専用の命令セットを有するファームウエアによって制御される。パケットがポートに入るとインタラプトが発生し、且つCPUがインタラプト即ち中断される。ファームウエアコー

ドはDMAに対するコマンドを「駆動」し且つパケット

は共用外部バスから外に出てメモリ内に書込まれる。

【0013】例えばHDLC制御器及びその他のフレームを受信し且つ送信する同様の装置等の任意のデータ構造は、フレームを受信するためにそれらを実現することが可能である多数の方法を有している。幾つは例えばリンクリスト及びリングバッファ等のダイナミックメモリ割当て手法を有している。別の実現例は、リンクリストを使用するものであり、一方その他のものはリングバッファを使用するものであり、例えば、マーケットランス(Market Lance)MK 5032として知られており、後に、AMD7990チップと名前が変えられた最初のイーサネットチップで実現された最初のタイプのリングバッファアルゴリズム等がある。

【0014】 典型的に、リングバッファにおいては、ホストと制御器との間の共用システムメモリ内の夫々のフレームデータバッファを記述し且つそれに対してポイント即ち指し示す夫々の記述子を有するディスクリプタリング即ち記述子リングが存在している。該記述子リングはポインタ及びフレームデータバッファに対する情報を有する記述子エントリを具備する循環型キュー(待ち行列)である。各記述子リングはHDLC制御器内の特定のFIFOメモリに対して専用である。記述子リング内の各2ワード記述子エントリはシステムメモリ内の1つの特定のバッファと関連しており、該システムメモリは、例えば、制御器及びホスト等のネットワーク装置間の共用システムメモリである。

【0015】フレームデータバッファは、典型的に、送信用のフレームを包含するか又はフレーム受信用の空間を提供するメモリのブロック(典型的に、512万至2,048バイトの範囲)として定義される。当然、各送信チャンネル及び各受信チャンネルは専用の記述子リングを使用する。フレームが単一フレームデータバッファの有限の容量を超える場合には、そのフレームは該バッファを「スパン」する、即ちそのバッファにわたっていると言われる。各記述子の最初のワードにおける所有ビットは、ホスト又は制御器が関連するフレームデータバッファを所有しているか否かを表わす。

【0016】所有性は制御器及びホストによって準拠されねばならない特定のプロトコルに従う。記述子の所有性が他の装置又はホストに対して放棄され、且つ記述子の一部とされると、それの関連するフレームデータバッファを変更することが可能である。ホストはフレーム受

信用の空のフレームデータバッファ及びフレーム送信用 の満杯のフレームデータバッファの所有をネットワーク 装置に与える。逆に、ネットワーク装置はそれが使用し た送信フレームデータバッファ及びそれが充填した受信 フレームデータバッファに対する所有をホストへパスす ス

【0017】フレーム受信の場合には、ホストは空のフレームデータバッファに対してポイントする即ち指し示している連続する記述子の所有を制御器又はその他のネットワーク装置へ与えることが要求される。フレームが 10制御器によって完全に受取られると、その構成要素の記述子の所有は再度割当てられる。ホストはインタラプトを介してそのイベントに関する信号が与えられる。ホストは、典型的に、その信号の意味を推測するためにレジスタを読取ることの義務が課される。このことが達成されると、そのフレームは、何等かの態様でディスパッチ即ち送給され且つ関連性のある記述子の所有は制御器へリターンされる。

【0018】典型的な動作においては、ホストは制御器 又はリングの周りのその他のネットワーク装置に「追 従」し、制御器が使用するためにその後に「空の」記述 子を残す。該装置がホストの余りにも前に行き過ぎる と、それは記述子リングをラップアラウンドしてそれが 所有することのない記述子に遭遇する場合がある。その 結果、このことが発生すると、入って来るフレームが失 われる場合がある。フレーム送信の場合には、該装置は 送信記述子リングの周りをホストを「追従」し、ホスト が獲得するためにその後に使用済の記述子を残す。ホス トは、それが送信の準備がなされている1つ又はそれ以 上のフレームを有する場合にデバイスに対して記述子の 30 所有を与えるに過ぎない。フレームが該装置によって完 全に送信されると、その構成要素の記述子の所有は再使 用のためにホストへパスされる。ホストは、インタラプ トを介してこのイベントについて信号が与えられる。

【0019】幾つかの適用例においては、ホストが送信 器として受取られるフレームよりも寸法が小さいフレー ムデータバッファを使用することを選択することが可能 である。換言すると、単一のフレームが複数個のバッフ アをスパンする、即ち複数個のバッファにわたる場合が ある。このタイプのシステムは、制御器によってフレー 40 ムを切断する(受信時に散乱させる)か又は組立てる (送信時に寄せ集める) ことを可能とする。複数個のフ レームデータバッファは、関連する記述子を一緒に「チ ェーン化」即ちグループ化することによってフレームの 構成要素の断片を保持することが可能である。定義上、 一緒にチェーン化又はグループ化された記述子は記述子 リングにおける連続的なエントリであり、チェーンの終 端記述子においてフレームの終りフラグがセットされ る。所有されているがそのフレームの終りフラグ(EO F) がセットされていない記述子エントリのフレームデ 50 ータバッファは全体的なフレームではなくフレームの一部であると考えられる。

【0020】大きなフレームの受信期間中に、該装置はそれが各相次ぐフレームデータバッファを充填するに従い、1つづつ記述子を一緒に「チェーン化」即ちグループ化する。フレームの終りが受取られ且つ共用システムメモリへ転送されると、フレームの終りフラグが記述子チェーンの決定用記述子内にセットされる。送信期間中に、制御器はチェーン化されたバッファの内容から単一のフレームを逐次的に構築することが可能である。記述子がフレームの終りフラグをセットしているバッファに遭遇する場合にのみ、フレームの送信が終了する。

【0021】公知のシステムにおいては、各スパンされた記述子は連続的にアップデートされ且つ変更されていた。従って、充分なるバスCPU資源が割当てられねばならなかった。このことはホストが達成するのに高価な動作である。コマンドが構築され且つDMAへ供給されねばならず且つDMAはファームウエアでバスを再調停せねばならない場合がある。システムバスは調停されねばならない場合があり、一方その他の装置もシステムバスへアクセスしようとする場合がある。記述子チェーン内に全ての記述子を書き戻すことは著しい量の資源を使用する。

[0022]

【発明が解決しようとする課題】本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、夫々のフレームデータバッファと関連する記述子及び記述子リングの使用に関連するオーバーヘッドを減少させることを目的とする。

[0023]

【課題を解決するための手段】本発明によれば、フレー ムが3個又はそれ以上のフレームデータバッファ等のフ レームデータバッファを「スパン」する場合、即ちフレ ームデータバッファにわたっている場合に、バスの利用 が向上される。本発明方法及び装置によれば、最初の記 述子及び最後の記述子のみがアップデート即ち更新され る。本装置がチェーン化されたフレーム内に関与してい るフレームデータバッファを終了すると、それは、最初 に、最後の記述子の所有をリターンし、次いで、それは 最初の記述子の所有をリターンし、それはフレームの 「フェンスポスト(fence post)」即ち「垣 根の支柱」を形成するものである。ホストは、例えそれ らが該装置によって所有されているものであっても、全 ての中間に介在するフレームデータバッファの所有を獲 得する。従って、ホストがフレームの終りフラグ(EO F) によってマークが付けられていないホストによって 所有されている記述子に遭遇すると、フレームの終りフ ラグがセットされている次のホストによって所有されて いる記述子に至るまで且つそれを包含して、全ての次続 の記述子及び関連するフレームデータバッファの所有を

獲得する。

【0024】本発明によれば、ホストと共用システムメ モリを具備するネットワーク装置との間においてフレー ムに調整されているデータの転送を制御する方法が、単 一のフレームが3個を超えるフレームデータバッファを スパンするように即ち3個を超えるフレームデータバッ ファにわたるように共用システムメモリのフレームデー タバッファ内のフレームを受取るステップを有してい る。記述子リングは、夫々のフレームデータバッファを 記述すると共にそれに対してポイントし且つホスト又は 10 装置のいずれかによる所有を記述する夫々の記述子を有 している。フレームを受取った関連するフレームデータ バッファに対する記述子は、一緒に配置されて最初の記 述子と最後の記述子とを有する記述子チェーンを形成す る。最初の記述子及び最後の記述子のみが記述子チェー ン内においてアップデートされ、所望のホスト又は制御 器に対して最初の記述子及び最後の記述子及び中間の記 述子の所有を許可してバスの利用を向上させる。

【0025】本方法は、更に、ネットワーク受信フレー ムに対する記述子内の所有ビットをアップデートするこ 20 とによって記述子の所有をアップデートするステップを 有している。本方法は、更に、記述子チェーンの最後の 記述子内のフレームの終りフラグをセットするステップ を有している。本方法は、更に、パケットの終りビット をセットすることによって記述子チェーンの最後の記述 子内のフレームの終りフラグをセットするステップを有 している。本方法は、更に、記述子チェーンを形成する 記述子を逐次的に一緒に配置させるステップを有してい る。各記述子は2ワードエントリとして形成することが 可能であり且つフレームデータバッファと関連する記述 30 子はフレームが夫々のフレームデータバッファを充填す るに従い1つづつ逐次的に一緒に配置させることが可能 である。記述子は、又、128バイトワードグループと して形成することも可能である。フレームデータバッフ アは約512乃至2、048バイトであるように形成す ることが可能である。記述子リングはネットワーク装置 内の特定のFIFOメモリに対して専用のものとするこ とが可能である。

【0026】本発明によれば、システム及び関連する装置がフレームに調整されているデータの転送を制御し且 40 つホストシステムとネットワーク装置とを包含している。共用システムメモリがホストシステムと装置との間に存在している。共用システムメモリはフレームデータバッファを有している。単一フレームが3個を超えるバッファをスパンすることが可能であるようにフレームデータバッファ内に入って来るフレームを受取る手段が設けられている。フレームを受取った夫々のフレームデータバッファに対してポイントする、即ち指し示す記述子チェーンに形成された隣接する記述子を有する記述子リングをメモリ内に形成する手段が設けられている。バス 50

の利用を向上させるために所望のホスト又は装置に対して最初及び最後の記述子及び中間の記述子の所有を許可するために記述子チェーン内の最初の記述子及び最後の記述子のみをアップデートする手段が設けられている。

【0027】装置は、又、フレームに調整されたデータ の転送を制御することが可能であり、且つホストシステ ム及び装置のみならず、受信ポート及び送信ポートを具 備する装置も包含している。各ポートはFIFOメモリ を有している。共用システムメモリがホストシステムと 装置との間に存在している。共用システムメモリはフレ ームデータバッファを有している。単一のフレームが3 個を超えるバッファをスパンすることが可能であるよう にフレームデータバッファ内に入って来るフレームを受 信する手段が設けられている。フレームを受取った夫々 のフレームデータバッファに対してポイントする記述子 チェーン内に形成されている隣接する記述子を有する少 なくとも1個の記述子リングをメモリ内に形成する手段 が設けられている。これらの記述子リングは装置内の特 定のポート及びFIFOメモリに対して専用のものとさ れる。バスの利用を向上させるために、所望のホスト又 は制御器に対して最初の記述子及び最後の記述子及び中 間の記述子の所有を許可するために記述子チェーン内の 最初の記述子及び最後の記述子のみをアップデートする 手段が設けられている。

[0028]

【発明の実施の態様】本発明を本発明の好適実施例が示されている添付の図面を参照して詳細に説明する。然しながら、本発明は、多くの異なる態様で実現することが可能であり且つ以下に説明する実施例にのみ制限されるべきものとして解釈されるべきではない。そうではなく、これらの実施例は本発明の開示が完全なものであり且つ当業者にとって本発明の範囲を完全に伝達するように提供されるものである。尚、本明細書にわたって同一の構成要素には同一の参照番号を使用している。

【0029】図1-3を参照し、特に図1及び2を参照すると、本発明の1例であるネットワーク制御器とホストシステムのハイレベルの概略図が示されている。ネットワーク制御器は本発明の1つの特定の実施例においてはHDLC制御器である。

【0030】本発明はネットワーク制御器を利用する従来のネットワークを包含する多数の異なるネットワークにおいて使用することが可能である。例えば、本発明はインターフェースカードからインターフェースカードへ延在するケーブルによってコンピュータが接続されている多くのローカルエリアネットワークにおいて使用することが可能である。配線用のハブは各ネットワークインターフェースカードへ取付けられているケーブルに対する中央点を提供することが可能である。ハブは例えば同軸、オプチカルファイバ、ツイスト対ワイヤ等のコネクタを接続することが可能である。1つのタイプの形態

は、10ベースTとして知られる非シールド型ツイスト対ワイヤを使用することが可能である。何故ならば、それは、毎秒10メガビット(MBPS)の信号速度、直流即ちベースバンドの信号処理、及びツイスト対ワイヤを使用するものだからである。

【0031】ネットワークは、典型的に、ネットウエア(Net Ware)IPXプロトコルに含まれているデスティネーション(宛先)アドレスを検査するもの等のルータを有することが可能である。ルータはインターネットパケット、リングフレーム又はその他の情報を剥 10取り且つIPXパケット及びそのカプセル化したデータをリンクを横断して送ることが可能である。ブリッジは各インターネットパケットのアドレスを検査し且つそれを回路を横断して送ることが可能である。

【0032】図1は典型的なハイレベルシステムの概略図を示しており、それは本発明の一般的な方法、装置及びシステムの例示である。図示されるように、ネットワーク装置としても知られている4個のネットワーク制御器40がホストシステム43へ接続している32ビットシステムバスへ接続している。ホストマイクロプロセサ2044が、共用メモリサブシステム46と同様にシステムバス42へ接続している。各制御器40は4個のポート50、52、54、56を有しており、それらは夫々のハイレベルデータリンク制御レイヤである全二重プロトコル線58へ接続している。

【0033】各ネットワーク制御器40は次世代のブリッジ及びルータ装置、及びT3速度におけるHDLC動作を必要とする装置において使用するように設計されている高性能の4ポート高速ネットワーク制御器である。各ネットワーク制御器は、好適には、単一のチップとし30て製造される。

【0034】図2に示したように、ネットワーク側にお いては、ネットワーク制御器40が前述した如く且つ0 乃至3の番号が付けられた4個のポート50,52,5 4,56を有しており、その各々は別個の送信及び受信 F I F O を具備しており、半二重又は全二重動作を可能 としている。各ポート50-56は送信データハンドラ 60を有しており、それは送信クロック信号(TCL K) を受取り且つデータ信号(T Data) をライン トランシーバ62へ転送する。受信データハンドラ64 40 もクロック信号(RCLK)を受取り且つデータをライ ントランシーバ62へ送り且つそれから受取る。該ポー トは、又、各々、図示した送信及び受信先入先出(FI FO) 論理回路66, 68、512バイト送信FIFO 70、制御回路74、512バイト受信FIFO72を 有している。512バイトFIFO70,72はフレー ムバス76へ接続しており且つ制御回路74は管理バス 78へ接続している。FIFO論理回路66,68及び データハンドラ60、64及び制御回路74は送信及び 受信(Tx), (Rx) 512バイトFIFO用の適宜 50

の送信及び受信回路として動作する。

【0035】システム側においては、制御器40は高速 (25乃至33MHz)の32ビットシステムバスイン ターフェース制御ユニット(SBI)80を有してお り、それは制御器のシステムバスの使用を最小とさせ且 つその性能を最大とさせるために単一サイクルワード転 送を使用する。直接メモリアクセスユニット(DMA) 動作は該装置がバスマスタとなることを可能とし、且つ 格納及び転送アプリケーションに対する効率的なバッフ ア管理アルゴリズムを使用することが可能である。シス テムバスインターフェース制御ユニット80は共用バス インターフェース回路82、バススレーブ制御器84、 DMA制御器でもあるDMAバスマスタ制御器即ち直接 メモリアクセスユニット85、コンフィギュレーション (形態特定) データ転送エンジン86、管理データ転送 エンジン88(それは両方とも管理バス78に対して通 信を行う)、且つフレームバス76に対して通信を行う フレームデータ転送エンジン90を有している。

【0036】ユーザによって直接的にアクセス可能なものではないが、ネットワーク制御器は、又、通信プロセサコア又は単に通信プロセサ(CPC)92と呼ばれる埋込型の32ビットRISCプロセサを有している。CPCは、ポート毎の統計の収集、DMAモードバッファ管理及びデータ転送、チップ自己テスト及びホスト/チッププリミティブコマンド/応答交換等の活動を取扱う。CPC92はCPU94、ALU96、タイマ98、RAM100、ファームウエアROM102、インタラプトハンドラ104を有している。

【0037】管理及びフレームデータ転送を効率的な態様でサポートするために、内部バスが制御器のサブシステムの全てを接続している。別のバス、及び管理バス78及びフレームバス76は夫々の管理データ及びフレームデータに対して使用され、並列性を増加させ且つそれにより性能を増加させる。制御器40は当業者によって公知の方法によってチップ上に形成される。

【0038】格納及び転送適用例に対して設計される場合には、ネットワーク制御器40は32ビットデータ又はフレームバス42を介してシステムメモリと8個のオンチップの512バイトFIFO70,74との間でフレームを転送するためにオンチップのDMAエンジン及び効率的なバッファ管理アルゴリズムを使用する。この動作においては、制御器40はネゴシエーションによってバスマスタとなり、システムバスの所有を獲得し、次いで、チップとシステムメモリ46との間でフレーム及び管理データを直接的に移動させる。ホストプロセサ44はバススレーブモードで動作する同一のバスを使用することによって制御器のオンチップのコンフィギュレーション(形態特定)/ステータスレジスタへ直接アクセスすることが可能である。

【0039】通信プロセサ92は別個のプログラム及び

データバスを具備するハーバード(Harvard)型アーキテクチュアを使用し、該バスは同時的なデータのトランズアクションをサポートする。典型的に、クロックサイクル当たり1個の命令を効果的に実行するために4ステージパイプライン型制御ユニットが使用されている。このアーキテクチュアによって必要とされる高性能を与えるために、通信プロセサによって使用されている内部SRAM100は3個のポートを有することが可能であり、且つ、典型的に、トライポートRAM(TPR)と呼称される。このアーキテクチュアを使用するこりとにより、1個のレジスタ(TPR)からの読取、ALU演算、異なるレジスタ又はTPR位置への書込の全てが1つの命令での同一のクロックサイクル内において発生することを可能とする。

【0040】制御器の動作(バッファ管理及びデータ転送、チップ自己テスト及びホスト/チッププリミティブコマンド/応答交換、及び統計収集を包含する)を制御するファームウエアプログラムはROM102内に包含されており、それはオンチップの8KROMとすることが可能である。

【0041】ネットワーク制御器40は外部的に供給されたシステムクロックから内部システムクロックを発生するためにフェーズロックループ(PLL)を使用している。このPLLによって発生されたシステムクロックは性能に影響を与える場合のある信号対システムクロックチェーンを最小とするように遅延される。その結果、制御器システムクロックは25又は33MHzでなければならない。

【0042】説明の便宜上、図1-8を参照して動作の外観について説明し、次いでその後の図面を参照して動 30作のより詳細について説明する。制御器が初期化され且つポートがアップし且つ稼動状態となると、典型的なフレーム受信が以下の如くに進行する。フレームの開始フラグの二進01111110パターンがHDLCポート受信器回路によって検知され、それはRxFIFO論理68、Rxデータハンドラ64、ライントランシーバ62を有している。この直列のデジタルデータストリームはHDLCポートの受信器回路へ流れ、そこでフレームの始め(非フラグパターン)に対するサーチが行われてオクテット(octet)の整合及びフレームの始めが40確立される。フレームチェックシーケンス(FCS)の計算が実際のフレームの後の最初のオクテットに関して開始される。

【0043】直列対32ビット並列ワード変換が該受信器回路によって実施され且つデータワードが受信器(Rx)FIFO74内に格納される。この動作の始めにおいてRxFIFO74が空であったと仮定すると、受信データは受信FIFO74内のワード数がプログラムされているウォーターマーク(watermark)設定よりも大きくなるまで、継続して受信FIFO74を充 50

填する。以下に更に詳細に説明するように、この点において、オンチップRISC92上で稼動しているファームウエア102に対して受信FIFO74に対するデータ転送を要求するインタラプトが発行される。このインタラプトはネットワーク制御器42内部のものであってホストシステム44からは見えないものである。

【0044】インタラプトを受取ると、ファームウエア 102は要求するポートに対する現在の受信記述子(前 にフェッチしたもの) のオンチップコピーをチェックす る。それがバッファの所有を有するものでない場合に は、オンチップDMAが検査のために適切な記述子を再 度フェッチすべく指示する。制御器40は2つのイベン トのうちの1つが発生するまで繰返し記述子をフェッチ する。即ち、(1)バッファの所有がそれに与えられる か、又は(2)受信FIFOがオーバッフロー(この場 合にはフレームが失われる)のいずれかである。バッフ アの所有が許可されると、ファームウエアは、受信(R x)FIFO74からシステムメモリ内の受信バッファ へバースト寸法のフレームデータワードを転送すべくD MAに指示することによってこのインタラプトに応答す る。第一バーストの受信フレームをシステムメモリへ送 信すると、マスタインタラプトレジスタ (MIR) を介 してホストに対してFAN(フレームアドレス通知)イ ンタラプトを発生することが可能である。

【0045】受信FIFO74充填(ネットワーク制御 器受信器回路による)、受信器対ファームウエアのイン タラプト、FIFOを空にすること(DMA)によるサ イクルが、フレームの終りが受信器回路によって遭遇さ れるまで継続して行われる。この点において、該フレー ムのフレームチェックシーケンス(FCS)が受信器回 路によってチェックされ且つ受信ステータスワードが発 生され且つ受信FIFO74内のフレームの後にアペン ド即ち添付される。以下に説明するように、フレームの 残り及び受信ステータスワードがシステムメモリ内の受 信バッファへ転送されるまで受信器対ファームウエアイ ンタラプトは継続する。ファームウエアは受信記述子内 の所有、メッセージ寸法、エラーフラグ等をアップデー トするためにオンチップDMA85を使用し、次いで、 完了した受信を表わすマスタインタラプトレジスタ(M IR) (図8B) を介してホストに対して「フレーム受 信済」インタラプト(RINT)を発行する。

【0046】 典型的なフレーム送信は以下のようにして行われる。全てのフレームは送信記述子リング202 (図3) におけるエントリに対して割当てられている送信フレームデータバッファ204からネットワーク制御器40によって送信される。システムがフレームを送信するためにネットワーク制御器40に対して準備がされている場合には、それは関連する送信記述子の所有を放棄し、次いで、2つのことのうちの1つを行う。即ち、

(1) 制御器の送信ポールタイマが期間満了し、チップ

18

をしてそれが所有するバッファを探すためにTx記述子をポールすることを待機するか、又は(2)ホストによるシステムモードレジスタ(SMR)を介しての送信要求(TDMD)が発行されるかのいずれかである。いずれの場合においても、ファームウエアはバッファからバースト寸法の量のフレームデータをフェッチし且つそれを適宜のポートの送信FIFO内に配置させることを開始すべくDMAに命令する。これは、FIFOがプログラムされているウォーターマークより上に充填されるまで又はフレームの終りに到達するまで継続する。

【0047】プログラムされている送信開始点を満足するのに充分なワードが送信FIFO70内に存在すると、送信データハンドラ60、送信FIFO論理66、ライントランシーバ62を包含する送信器回路が送信を開始する。この送信器回路は並列対直列変換を行い、連続する直列データストリームを送り出す。開始フラグが送られ、それに続いてフレームデータ及びそのフレームに対するサイクル冗長性チェック(CRC)又はFCSが送られる。フレームチェックシーケンス(FCS)の計算はフレームの最初のオクテットで開始する。送信F20IFO70がウォーターマーク設定より低い空の状態になると、送信器回路はオンチップファームウエア102に対してプライベートインタラプトを発行し、システムメモリから更なるデータをコピーすることを要求する。

【0048】空にすること(送信器ユニットによる)及び充填すること(DMAによる)のサイクルは、フレームの終り(EOF)が該FIFO内に書き込まれるまで継続して行われる。送信器が送信FIFOからそのフレームの最後のデータを除去すると、それは、オプションとして、それが計算したFCSをアペンド即ち添付する30(制御器によるFCSのアペンド処理はフレーム毎に制御することが可能である)。送信器はクロージングフラグ即ち閉じるためのフラグを送ることによってフレームを閉じる。

【0049】ネットワーク制御器40内部の埋込型プロセサ92は、ホストシステムが使用するためにオンチップレジスタ内に12個の統計を維持する。これらの統計はバススレーブコンフィギュレーション/ステータスレジスタ動作を使用してホストによってアクセスされる。付加的な特徴として、該制御器は以下に説明するように 40システムメモリ内のオンチップ統計の完全なコピーを配置させるためにそれのオンチップDMAを使用することが要求される場合がある。

【0050】システムバスインターフェースユニット (SBI)80はDMAモードにおいて3つの重要な機能を実施する。即ち、(1)HDLCフレームデータ転送用のDMAエンジン(バスマスタ)、(2)コンフィギュレーション/ステータスレジスタへアクセスするためのマイクロプロセサポート(バススレーブ)、(3)効果的には2個のインタラプトピン(MINTR#及び50 PEINTER#)に対するソース即ち発信元である。 バスマスタ及びバススレーブの両方の動作は同一の32 ビットデータバスを使用し且つ同一の制御信号の幾つか を共用する。バススレーブ動作(CBIG)及びバスマ スタ動作(TBIG)に対する適切なモードを選択する ために別個のピンが存在している。

【0051】システムバスインターフェースユニット (SBI)80はホストプロセサ44の関与なしで共用 バス42を介してシステムメモリ46とのブロックデー タ転送を実施するためのマルチチャンネルDMAユニット85を有している。該制御器は、それが管理ブロック 200、送信又は受信記述子206、又は送信又は受信 フレームデータバッファ204へのアクセスを必要とする場合にシステムバスの所有を要求し、尚、それについては図3を参照して後に説明する。

【0052】ネットワーク制御器40がこれらのデータ 構成体のうちの1つヘアクセスする毎に、それはバスの 所有に関してネゴシエーションを行い、データ(これは 幾つかのワードである場合がある)を転送し、次いで、 バスの所有を放棄する。与えられたバスの所有に対し て、逐次的なアドレスのみがアクセスされる。各バスト ランズアクションの数(転送されるワードの数即ち「バ ースト寸法」) は異なる場合があり且つフレームデータ 転送及び統計ダンプに対しプログラム可能である。管理 ブロック200及び記述子転送寸法は必要に応じてネッ トワーク制御器40によって決定され目つ1乃至32の 2個の連続したワードの範囲とすることが可能である。 システムバスインターフェースユニット80内部のDM Aユニット85は制御器によるシステムバスの利用を最 小とするために単一サイクルアクセスに対する必要なタ イミングを与える。

【0053】ネットワーク制御器40に対するコンフィギュレーション/ステータスレジスタアクセスは、DMA転送に対して使用されるものと同一の32ビットデータバスを使用して行うことが可能である。そのために、制御器がバスマスタである場合にはレジスタアクセスを実施することは不可能である。コンフィギュレーション/ステータス(省略して「config」と言う)動作は殆どのポピュラーなマイクロプロセサと共に動作するように設計されている。ネットワーク制御器内部の全ての位置は32ビットレジスタとして実現することが可能である。全てのコンフィギュレーション(形態特定)及びステータスレジスタは、ネットワーク統計の全てと共に、このインターフェースを介してアクセスすることが可能である。

【0054】次に、図4を参照すると、本発明の制御器の動作は3つの重要なシステムメモリデータ構造、即ち(1)管理ブロック200、(2)記述子206を有する記述子リング202、(3)フレームデータバッファ204が関与する。任意の与えられた適用例に対して、

20

1個の管理ブロック200、8個の記述子リング202(図3)、複数個のフレームデータバッファ204が使用される。図3に示したように、各ポートにおいて各FIFO70、72に対して1個の記述子リング202が存在している。制御器40を初期化する前に、ホスト44は、システムメモリにおいてこれらのデータ構造を割当て且つ形態特定することが期待される。管理ブロック200は、チップ初期化のため及び制御器によって維持されているネットワーク統計に対する交換点として使用される。

【0055】各記述子リング202は、当業者にとって 公知の如く、フレームデータバッファ204に対する情 報及びポインタを有するエントリ又は記述子206を具 備する循環型のキュー即ち待ち行列である。これらの記 述子及び記述子リングを使用することを示した装置及び システムの例は米国特許第5、299、313号及び第 5,136,582号に開示されており、それらの開示 を引用によって本明細書に取込む。各記述子リング20 2は制御器40内の特定のFIF070, 72に対して 専用とされており、且つ1個のリング内の各2ワード記 20 述子エントリ206はシステムメモリ内の1つの特定の フレームデータバッファ204と関連している(図 5)。データバッファは送信用のフレームを包含するか 又はフレーム自身のためのスペースを与えるメモリのブ ロック(典型的に、512乃至2,048バイトの範 囲)として定義される。

【0056】制御器40の初期化の一部として、ホストはシステムメモリの1つのセクションを取り分けねばならない。このメモリはバッファ管理ポインタ、コンフィギュレーション情報及びポート当たりのネットワーク統 30計を保持するために使用される。管理ブロック200は統計で周期的にアップデートすることが可能であり且つ制御器42によって参照されるので、それは装置の動作全体にわたりメモリのアクティブ即ち活性状態にある割当てに留まらねばならない。

【0057】管理ブロック200(初期化ブロックとも呼ばれる)は512個の隣接したバイトから構成されており且つメモリ内においてワード整合されている。図7は管理ブロック200及びその詳細をより詳細に示している。管理ブロックの最初の15個のワード200aは40チップ初期化のために使用される情報を有している。該制御器は、常に、共用システムメモリ46から再度一部又は全てをフェッチすることの命令が与えられない限り、このセクションのオンチップコピーを参照する。管理ブロック200の初期化セクション200aは8個の記述子リング202に対するシステムメモリポインタ、及び6個のオンチップタイマに対するセットアップ情報及び9個のDMAバスマスタバースト寸法(バス所有当たりに種々のタイプのデータに対し転送されるワードの最大数)を包含している。次の隣接する4個のワード250

00bは、以下に説明するように、記述子リング202の幾何学的形状及び外部共用メモリ46における関連するフレームデータバッファ寸法を画定するためにホスト43によって使用することが可能である。制御器40は自動的に(送信)TX及び(受信)RX記述子リング202を構築することが可能である(図3)。

【0058】管理ブロック200の残りのワード200 cは適宜のプリミティブによってそのように命令が与えられる場合に、そのオンチップHDLCフレーム統計のイメージを共用システムメモリ46内にコピーするために制御器40に対しスペースを与える。これらの周期的な統計のスナップショットはシステムが使用するためである。管理ブロック200のこれらのワードの割当ては、統計ダンプ特徴が使用されない場合には要求されることはない。

【0059】チップリセットが完了した後に、リセット 進行中ピンが不活性状態となると、図45及び46に示 してあり且つセクションVを参照して以下に詳細に説明 するように、初期化手順が開始することが可能である。 最初に、ホストが管理ブロック200、記述子リング2 02、システムメモリ内のフレームデータバッファ20 4をセットアップする。2番目に、ホスト44は管理ブ ロック200の開始システムアドレスを「管理ブロック に対するポインタ」(PAB)と呼ばれる制御器40内 部のレジスタに対して管理ブロック200の開始システ ムアドレスを書込み、且つ、オプションとして、プリミ ティブインタラプトをイネーブルさせる。次いで、イン タラプト(INT)プリミティブがホスト44によって ネットワーク制御器に対して発行される。このことは、 制御器をして、管理ブロック200の最初の32個のワ ード(図7)を処理を行うためにネットワーク制御器の チップ内にコピーさせる。次いで、ネットワーク制御器 はアクノレッジメントINIT_COMPLETE又は ACT (INIT) プリミティブインタラプトでホスト に対して応答する。この点において、ホスト44はハウ スキーピングを行うか又は制御器のレジスタの全てのコ ンフィギュレーション即ち形態特定を行うことが可能で あり、各HDLCポートに対する動作モードを確立し、 送信器及び受信器をイネーブルし、且つ種々のインタラ プトをイネーブル及びマスクすることが可能である。図 45に更に詳細に示されているように、完了すると、ホ ストはネットワーク制御器40に対してSTART(開 始)プリミティブを発行し、通常の動作を開始させる。 STARTプリミティブは制御器をして、8個の送信及 び受信記述子リングのうちの各々における最初の2つの 記述子をプリフェッチさせ且つフレーム転送の準備を行

【0060】管理ブロック200内の最初の8個のエントリは各記述子リング202(図3)のトップ即ち一番上のものに対するポインタとして作用するシステムアド

レスである。記述子206はメモリ内においてワード整合(即ちバイト整合)されていなければならないので、これらのポインタは、常に、最小桁の2つのアドレスビット(バイトアドレス)においてゼロでプログラムされるべきである。換言すると、全ての記述子リングポインタは4によって均等に割算可能なものとすべきである。整合されていない記述子リングポインタアドレスから予測不可能な動作が発生する。ネットワーク制御器40はINITプリミティブが完了するとこれらのポインタのコピーを参照し、別のINITが実施されるか又はリフ 10レッシュ記述子リングプリミティブが発行されない限り、INITが影響を有することのない後にシステムメモリ内のポインタを変化させる。

【0061】前述したように、各ポート50、52、5 4,56内の各送信チャンネル及び各受信チャンネルは 全部で8個のリングに対する専用の記述子リング202 を使用する(ポート当たり1個の送信リング及び1個の 受信リング) (図3及び4)。記述子リング202(図 4)は「記述子206」と呼ばれる幾つかの2ワードエ ントリから構成される循環型のキュー即ち待ち行列であ 20 る。各記述子エントリ206は1個のフレームデータバ ッファ204を記述する。記述子206エントリの最初 のワード208はそのフレームデータバッファ204に 関する情報及びそのフレームデータバッファが収容して いるフレーム又は部分的なフレームを包含している(図 5)。記述子206エントリの2番目のワード210は システムアドレスであり、即ちそれの関連するフレーム データバッファのトップ即ち一番上に対するポインタで ある。記述子リング202は1乃至8 K個のエントリの 寸法の範囲とすることが可能である。ネットワーク制御 30 器40は初期化において管理ブロック200における各 リングのトップ即ち一番上に対するポインタが与えられ る。記述子エントリ206は、常に、リングのトップ即 ち一番上から初めて逐次的にアクセスされる。記述子リ ング202内の最後の記述子はリングの終りであること を示すフラグを有している。該制御器は、それがリング の終りフラグに遭遇すると、そのリング内の最初のエン トリヘリターン即ちラップする。

【0062】各記述子206の最初のワード内の所有ビット(OB)212は、ホスト又は制御器が関連するフ 40レームデータバッファを所有しているか否かを表わす。所有は、制御器及びホストによって準拠されねばならない特定のプロトコルに従う。その規則は簡単である。記述子206の所有が他のものに対して放棄されると、その記述子又はそれと関連するバッファのどの部分も変更されることはない。ホストはフレーム受信のための空のバッファ及びフレーム送信のための満杯のフレームデータバッファの所有を制御器に与える。逆に、ネットワーク制御器はそれが使用した送信バッファ及びそれが満杯とさせた受信バッファについて所有をホストへ戻す。 50

【0063】任意の与えられたポート上でのフレーム受 信の場合、ホスト44は空のフレームデータバッファ2 0.4に対してポイントする連続した記述子の所有を制御 器40へ供給することが要求される。そのフレームの正 に最初のワードがメモリ46へ転送された後に、フレー ムアドレス通知(FAN)インタラプトが発行される (図13-21を参照してセクションIにおいて後に更 に詳細に説明する)。制御器によって1個のフレームが 完全に受信されると、その構成要素である記述子の所有 は再度割当てられる。ホストは、RINTインタラプト を介してこのイベントに関しての信号が与えられる。ホ スト44は、その信号を発行する特定のポートを推測す るためにマスタインタラプトレジスタ (MIR) (図8 B)を読むことを余儀なくされる。このことが達成され ると、そのフレームは何等かの態様でディスパッチ即ち 送給することが可能であり且つ関連する記述子の所有は 制御器ヘリターンされる。

【0064】 典型的な動作においては、ホスト44は記述子リング202の周りをネットワーク制御器40に「追従」し、ネットワーク制御器40が使用するためにその後に「空の」バッファ記述子206を残存させる。ネットワーク制御器40がホスト44の前方に離れ過ぎると、それは記述子リング202をラップアラウンドし且つそれが所有することのない記述子206に遭遇する場合がある。このことが発生すると、入ってくるフレームが失われる場合がある。ホストは、早期輻輳通知(ECN)インタラプトを介して受信FIFO70のオーバーフローが通知される(図26-43を参照してセクションIIIにおいて後に更に詳細に説明する)。次いで、ホストは、更なるフレームの喪失を回避するためにその動作を変更すべく対応することが可能である。

【0065】与えられたポート上でのフレーム送信の場合、ネットワーク制御器40は送信記述子リング202の周りをホスト44に「追従」し、ホストが獲得するためにその後に使用済のバッファ記述子を残存させる。ホストは1個又はそれ以上のフレームが送信の準備がなされている場合に制御器40に対して記述子206の所有を与えるに過ぎない。1つのフレームが制御器によって完全に送信されると、その構成要素の記述子206の所有は再度使用するためにホスト44へ戻される。ホスト44は、このイベントについてTINTインタラプトを介して信号が与えられる。

【0066】幾つかの適用例においては、ホスト44は 受信されるか又は送信されたフレームよりも寸法がより 小さなフレームデータバッファ206を使用することを 選択する場合がある。単一のフレームは複数個のバッフ ァをスパン、即ち複数個のバッファにわたる。このこと は、ネットワーク制御器40によってフレームを切断 (受信時に散乱させる)又は組立(送信時に収集する) することを可能とする。複数個のデータバッファは、関

連する記述子206を一緒に「チェーン化」することによって1個のフレームの構成要素の断片を保持することが可能である。定義上、チェーン化した記述子はそのチェーンの終端の記述子においてフレームの終り(EOF)フラグ214がセットされている記述子リング内の連続したエントリである。換言すると、所有されているがフレームの終りフラグがセットされていない記述子エントリのバッファは1つのフレームの一部であって、全体的なフレームではないと考えられる。

【0067】大きなフレームの受信期間中に、ネットワ 10 ーク制御器40はそれが各フレームデータバッファ20 4を完全に充填すると、1個づつ、記述子206を一緒にチェーン化する。フレームの終りが受取られ且つシステムメモリへ転送されると、フレームの終りフラグ(EOF)がそのチェーンの終端記述子内にセットされる。送信期間中に、ネットワーク制御器40はチェーン化されたバッファの内容から単一のフレームを逐次的に構築することが可能である。フレームの送信は、その記述子がセットされているフレームの終りフラグを有しているバッファに遭遇する場合にのみ終了する。 20

【0068】ネットワーク制御器40は、関与する最初 の及び最後の記述子エントリをアップデートすることに よって3個又はそれ以上のフレームデータバッファが一 緒にチェーン化される場合にバスの利用を最適化させる (図4)。ネットワーク制御器40がチェーン化されて いるフレームに関与するバッファについて終了すると、 それは、最初に、最後の記述子の所有をリターンし、次 いで、それは最初の記述子の所有をリターンする。これ らはフレームの「フェンスポスト(fencepos t)」即ち垣根の支柱である(図44及びセクションI Vにおいて以下に説明する)。ホスト44は、例えそれ らが制御器によって所有されているものであっても、全 ての中間のフレームデータバッファの所有を獲得する。 従って、ホストがフレームの終りフラグによってマーク が付けられていないホストが所有している記述子に遭遇 すると、それは、フレームの終りフラグがセットされて いる次のホストが所有している記述子に至るまで且つそ れを包含する全ての次続の記述子の所有を獲得する。

【0069】「フェンスポスト」即ち垣根の支柱型チェーン内の最初及び最後の記述子のフラグ及びフィールド 40の全ては制御器40によってアップデートされて、それが完全に送信されるか又は受信されるとフレームに関しての正確な情報を提供する。記述子206の最初のワード208は、更に、バッファ寸法216及びメッセージ寸法218を有している。受信フレームの場合には、チェーン内の最初の記述子のメッセージ寸法218(MSIZE)フィールドは、単に、関連するフレームデータバッファのバイトカウント(何故ならば、これはバッファ寸法に等しいからである)ではなく、全体的なフレームのバイトカウントでアップデートされる。然しなが 50

ら、終端記述子のメッセージ寸法フィールド218はそれの関連するバッファ内のフレームデータによって占有される実際のバイト数のみを有している。このことは、バッファ内のフレームデータに続く最初の完全なワード内に格納されている受信ステータスワードをホストが容易に捜し出すことを可能とする(注意すべきことであるが、ステータスワードの4バイトはMSIZEフィールド内に格納されているカウント内に含まれてはいない)。

【0070】単一のフレームデータバッファ204内には1つを超えるフレームが存在すべきではない。単一のフレームは、記述子が記述子リング202において隣接したもの即ち連続的なものである場合には、複数個の記述子206のフレームデータバッファ204をスパンする、即ちそれらにわたることが可能である。このことはバッファチェーン化と呼ばれる。ネットワーク制御器40は、常に、幾つかの空で且つ隣接した即ち連続した受信バッファの所有を有するべきである。ネットワーク制御器40は、送信の準備がなされているフレームを包含する送信バッファの所有のみが与えられるべきである。

【0071】必ず必要とされるわけではないが、フレームデータバッファ204がメモリ内においてワード整合されており且つチェーン化が必要とされることがない程大きいものである場合に最良の性能が得られる。

【0072】 典型的な「ストアアンドフォアワード(storeーandーforward)」即ち「格納及び転送」適用例においては、ホストはシステムメモリ内の空で割当てられていないフレームデータバッファ204の「プール」を維持する。受信記述子206に対してフレームデータバッファ204を割当てることは、実効的に、それをこのプールから除去する。フレームデータバッファ204が充填されると即ち満杯になると、それは1つ又はそれ以上の送信記述子へ再割当て即ちスイッチされる。送信が完了すると、フレームデータバッファ204は再使用のためにプールへリターン即ち戻され且つサイクルが繰返される。

【0073】記述リングポインタ200dの後の管理ブロック200内の次の2つのワードはタイマ再ロード及び制御情報200eを包含している。該制御器は、UCLK周波数224を分割するために分割器222及びハードウエアプレスケールタイマ220(図6)を使用する。プレスケールタイマ再ロード値226は、プレスケールタイマの出力周波数を調節するために使用される。典型的に、プレスケール再ロード値は、20ミリ秒(50Hz)プレスケールタイマ周期となるように選択されるが、より速い及び遅い周期も可能である。プレスケールタイマ226の出力はネットワーク制御器40内部に維持されている幾つかの二次的8ビットタイマ228に対するベースのインクリメント周波数として使用される。これらの二次的タイマは、統計ダンプタイマ23

0、ポート0-3送信記述子プールタイマ(4)232 -238とすることが可能である。5個の8ビットタイ マの各々は管理ブロック200内において確立される関 連する再ロード値を有している。以下の式はどのように してプレスケールタイマ再ロード値を計算するかを示し ている。

*【0074】プレスケール再ロード=65.536- $(T_{prescale}/(1.6 \times T_{UCLK}))$ 尚、Tprescaleは所望のプレスケールタイマ周期であり

且つTucikはシステムクロック周期である。

[0075]

表1:典型的なプレスケールタイマ再ロード値

fuclk (MHZ) Tuclk (NS) 10進数再ロード値 (20ms) 16ビットHex再ロード値 (20

ms)

3 0 23.869 33 0 x 5 D 3 D 2 5 34.286 0 x 7 E E 6 40

次の式は二次的タイマ再ロード値をどのようにして計算 するかを示している。

※尚、Tsecondaryは所望の二次的タイマ周期であり且つ Tprescaleはプレスケールタイマ周期である。

【0076】二次的再ロード=265-(Tsecondary

Ж

表2:典型的な二次的タイマ再ロード値

Tprescale (ms) Tsecondary (秒) 10進数再ロード値 8ビットHex再ロード

[0077]

値

0. 5 2 0 2 3 1 0 x E 7 2 0 1. 0 206 0 x C E 2 0 2. 0 156 $0 \times 9 C$ 20 5. 0 0×06

二次的タイマの各々は管理ブロックのフィールドをイネ ーブルするタイマ内に含まれている対応するイネーブル 制御ビットを有している(図7)。「1」がタイマをイ ネーブル即ち動作可能とさせ、「0」がタイマをディス エーブル即ち動作不能状態とさせる。以下の表は5個の 二次的タイマイネーブルの各々のビット位置を示してい る。該制御器は、INITが完了すると、これらのイネ ★内のイネーブルを変化させることは、別の IN ITが実 施されるか又はTIMER_ENABLEプリミティブ が発行(0x0F)されない限り、何等影響を有するも のではない。プレスケールタイマは、二次的タイマのい ずれもがイネーブルされない場合には自動的にディスエ ーブルされる。

[0078]

ーブルのオンチップコピーを参照する。システムメモリ★30

表3:管理ブロックタイマイネーブルフィールド

(1=イネーブル;0=ディスエーブル)

ビット 7 6 5 0 4 3 2 1 予約 予約 予約 ダンプ開始Tx 名称 Тx TxΤx

3ポール2ポール1ポール0ポール

プレスケースタイマ220の構造は、広範囲のタイマ分 解能を可能とする。プレスケールタイマ再ロード値22 6を選択する場合に、各プレスケールタイマの期間満了 は制御器のオンチップ処理帯域幅の小さな割合部分を消 費する。非常に小さなプレスケールタイマ周期(大きな 40 再ロード値)を選択することは、入って来るフレーム及 び出て行くフレームをサービスするための制御器の能力 に対して不本意に悪影響を与える場合があり、それによ り装置の全体的な性能に影響を与える場合がある。プレ スケールタイマは1ミリ秒周期未満で動作しないように することが推奨される(図6)。

【0079】送信記述子ポールタイマ232-238に 対する二次的タイマ再ロード値を選択する場合に、2つ のファクタが考慮されるべきであり、即ち、(1)ポー

たポート上での予測されるトラフィック、例えば実際に 使用される使用可能な帯域幅の百分率である。一般的 に、トラフィックが大きいければ大きい程、ポール周波 数は一層高い。幾つのシステムは、送信記述子ポール動 作を使用せず、その代わりにフレーム送信を開始させる ためにシステムモードレジスタ(SMR)内の送信要求 (TD) ビットに依存することを選択する場合がある。 【0080】タイミングワード200eの後の、管理ブ ロック200内の次の2つのワード200fはバースト 寸法(PAB+40に位置している4バイト)に関する ものであり(図7)、対応する送信ポートへのデータの DMA転送に対する個別的なバースト寸法を表わす。次 の4バイト(PAB+44)は対応する受信ポートから のフレームのDMA転送に対するバースト寸法を決定す トの半二重又は全二重動作モード、及び(2)与えられ 50 る。DMA85は、常に、転送すべき残存するデータが

選択されたバースト寸法より小さなものでない限り、これらのフィールド内に設定されている値によって決定されるバースト寸法でデータを転送する。該制御器は、INITプリミティブが完了すると、これらの値のオンチップコピーを参照する。その後の変化は適宜のプリミティブコマンド(基本命令)の提出を介して表わされねばならない。

【0081】バースト及びフレームバッファ寸法を等しく設定することは、フレーム当たりの必要とされるバス転送の数を最小とさせ且つシステムの拘束条件が大きな 10 DMAバーストを許容する場合には、改良した性能を提供する。

【0082】システムクロック周期200gはPAB+48のバイト#1内に位置されており、25MHzで動作する場合には「0x28」の値を有し、また33MHzのシステムクロックで動作する場合には「0x1E」の値を有するべきである。該制御器は、INITプリミティブが完了されると、この値のオンチップコピーを専ら参照し、別のINITが実施されない限り、INITが何等影響を有することがない後にシステムメモリ内に20おけるこの値を変化させる。

【0083】「N1」は受信されるべき最大フレーム寸 法に対しホストによって選択可能な16ビット変数であ る。ポート#0及び#1に対するN1の値はPAB+5 2200hに位置されており且つポート#2及び#3に 対する値はPAB+56200iに位置されている。こ のN1の値は、典型的に、初期化時にホストによってプ ログラムされ目つ1バイト乃至64Kバイトの間の範囲 内とすることが可能である。典型的に、N1は殆どの適 用例に対し2Kバイト又はそれ以下である。N1を超え 30 る受信フレームはそのポートに対する「Frames Larger Than N1 (N1より大きなフレー ム)」統計をインクリメントさせる。制御器40は、I NITプリミティブが完了すると、これらの値のオンチ ップコピーを参照し、別のINITが実施されない限 り、INITが影響を有することのない後のシステムメ モリにおけるこれらの値を変化させる。

【0084】ネットワーク制御器40は、「Transmit (TX) Ring Size (送信(TX)リング寸法)」又は「Receive (RX) Ri 40ngSize (受信(RX)リング寸法)」フィールド(PAB+60乃至PAB+72)200bの値がゼロでない場合には、共用メモリ46内に特定の送信及び/又は受信記述子リング202を自動的に構築する。そうでない場合には、これらのフィールドはゼロであり、制御器ファームウエア102は関連する記述子リングを構築することはなく、その代わりに、ホスト44が共用メモリ46内にこれらの構造を既に構築したものと期待する。

【0085】プリミティブコマンドレジスタ(PCR)

(図8A) は処理のためにネットワーク制御器40の内部ファームウエア102に対してホストのシステムソフトウエアがコマンド/命令を発行するためのメカニズムを提供している。発行される各々及び全てのホストプリミティブ(このレジスタの下半分におけるもの)はプロバイダプリミティブ(このレジスタの上半分におけるもの)を介してファームウエアによってアクノレッジメント即ち受取りの確認が行われる。

【0086】プリミティブ交換プロトコルは、プリミティブメカニズムが適切に動作するためにホスト及びファームウエアの両方によって従われねばならない。ホストは一度に1個のみのプリミティブを発行するものでなければならず、別のプリミティブを発行する前にプロバイダプリミティブのアクノレッジメント即ち受取確認を待機せねばならない。他方、ファームウエアは発行された各ホストプリミティブに対してただ1つのプロバイダプリミティブを発生する。

【0087】マスタインタラプトレジスタ(MIR) (図8B)はMINTR#ピンを介してホストプロセサ に対して報告するためのイベントを記録する。該レジス タはバイトの位置に関する一貫性のために分配される幾 つかの雑多なビット(即ち、PINT、SPURIN T、MERR、PPLOST、SERR、HPLOS T、WERR)と共に、HDLCポート当たりほぼ1バ イトのインタラプトイベントに組織化される。

【0088】例えばマスタインタラプトマスクレジスタ(MIMR)及びポートエラーインタラプトマスクレジスタ(PEIMR)等のその他の詳細には説明しないレジスタは、ホストが、どの対応するMIR及びPEIRインタラプトイベントが実際に種々のピン上でインタラプトを発生するかを選択することを可能とする。これらのレジスタはMIR及びPEIR内のビットの設定に影響を与えるものではなく、それらは、単に、インタラプトビットが送られることの結果としてホストインタラプトの発生をマスクするのに過ぎない。

【0089】I. フレームアドレス通知(FAN) 図9-21に戻ると、クラシックな格納及び転送(SF)アーキテクチュアとカットスルー(C/T)アーキテクチュアとの間のハイブリッドオプションを可能とするフレームアドレス通知(FAN)インタラプトを示した詳細図が示されている。本発明によれば、フレームアドレス通知(FAN)は、受信したフレームに対する全ての関連するアドレスフィールドが現在共用メモリ46内に存在している場合に、ホストプロセサ44へ信号が送られるインタラプトである。次いで、該フレームは適宜のアルゴリズム及びルックアップテーブル46c(図20)と共にアドレス及びルックアップエンジンによって処理し且つ適切なポート及びデスティネーションへディスパッチ即ち送給することが可能である。このことはパイプライン効果を与える。何故ならば、ルーチング

は、フレームの残部がネットワークワイヤから入って来ることを可能としながら並列的に行うことが可能だからである。

【0090】更に、DMA85のバースト寸法を注意深く選択することによって、最初のバーストがフレームから読取られる場合に適宜のアドレスフィールドを使用可能とさせることが可能である。MACレベルヘッダ、IPアドレス、又は例えTCP/UDPポートであっても、バーストの寸法に依存してメモリ内に読込むことが可能である。このことはL2-L3又はL4フレームス 10イッチング適用例を容易なものとさせる。

【0091】図9, 10, 11, 12はどのようにして T C P / U D P γ ツダが I P データエリア内にカプセル 化され且つ I P γ ツダが M A C データエリア内に包含されているかを示している。図9はレイヤ構成の良好な表示を与えている。T C P / U D P データエリア 240及び T C P / U D P γ ツダ 240 a、I P データエリア 240及び M A C γ ツダ 244 a が示されている。

【0092】図10は18バイトの802.3(MAC)データリンクレイヤヘッダを示しており、一方20バイトインターネットIPヘッダは図11に示されている。図12は20バイトTPCヘッダを示している。適宜のアドレスフィールドがリストされている。

【0093】図13-20は本発明に従ってデータフレームのルーチング即ち経路付けを行う方法及びシステムの基本的なプロセスを示している。図示したように、SWIFTの符号を付けたネットワーク制御器40は4個のHDLCポート50,52,54,56を有しており、各ポートは送信FIFO70及び受信FIFO72 30を有している。ネットワーク制御器は、更に、制御プロセサ(CPC)92としても知られているRISCプロセサ及び直接メモリアクセスユニット(DMA)85を有している。CPCバス250はCPC92とDMA85ユニットとの間を相互接続する。インタラプトバス252は種々のHDLCポートとCPC92との間を接続する。FIFOバス254はDMAと種々のHDLCポートとの間を相互接続する。

【0094】図14に示したように、フレームは最初にHDLCポート3へ入り且つネットワーク制御器40の40受信FIFO72内に受信される。図14において、そのフレームは矢印258で示されたウォーターマークに到達し、且つそのポートはインタラプトバス252を介してCPC92に対しパケットの開始(SOP)インタラプト(図15)を開始させる。この時に、該フレームからのデータがいまだにFIFO72内へ転送されている間に、CPC92はデータを転送するためにDMA85(図16)に対するコマンドを発行する。DMA85はシステムバス42を介してバスアービトレイション

(調停) 論理ユニット47に対してクエリィ(質問)を 50

発行し、それがシステムバス(図17)を使用すること が可能であるか否かを質問する。システムバス42が使 用可能である場合には、バスアービトレイション論理ユ ニット47は肯定状態に入る。同時に、フレームはFI FO72内に継続して受信される。この時に、DMA8 5はFIFO72からのデータを図18に示したように 共用システムメモリ46へ転送する。図18に示したよ うに、このDMA85の最初のバーストは、次いで、C PC92をして、FAN又はフレームアドレス通知イベ ントとして知られているインタラプト信号をシステムバ ス42を介してホストプロセサ44に対して発行させ、 フレームの予め選択されたアドレスフィールドが共用メ モリ46(図19)内に存在することを表わす。DMA バースト寸法の量は、見られる特定のヘッダ及びアドレ スに対して且つどのレイヤに対するものであるかに対し て調節されている。

【0095】図20に示したように、次いで、ホストプロセサ44はルックアップアルゴリズムを開始し且つどのようにしてパケット及びフレームがアドレスされ且つ転送されるかを決定する。このルックアップ及びFANイベントは、フレーム受信バッファ内にフレームが未だ受信中である場合であっても発生することが可能である。

【0096】共用メモリ46内に1つのフレームが完全に受信されると、フレームの終り(EOF)インタラプトが発行される。従って、このことは、ホストが転送又は転送プロセスを終了することが可能であることを意味する。

【0097】図21はフレームアドレス通知(FAN)イベントを示したタイミングチャートを示している。MACレイヤと共に一番上に示したように、P1として示されているパケットの始めが最初に発行され、次いでDMAに対するファームウエア(FW)命令が発行されて受信器とのパケットの開始コマンドを構築する。パケットの継続(COP)コマンドが発行され、次いで、図示したように、DMAがデータを転送する。DMAは、又、フレームアドレス通知を発行し、次いで、パケットの終り(EOP)を発行する。MACレイヤの一番うえに示したように、P2として知られる第二パケットの場合にも同様の状態が発生する。

【0098】II. ルックアヘッドウォーターマーク次に、図22-25を参照すると、本発明において使用されるルックアヘッドウォーターマーク(100k-aheadwatermark)のより詳細が示されている。ルックアヘッドウォーターマーク(LAWM)は同期信号として機能し、その場合に送信及び受信FIFO70,72を有するFIFO(先入先出)メモリが1個又はそれ以上の付加的な書込バーストを受信するために充分な格納領域が存在していることを表わすためにルックアヘッドウォーターマーク(LAWM)を供給す

る。フレームの送信は、この技術によって促進させることが可能である。何故ならば、それは通信プロセサ92 上の負荷を減少させる一方バス及びメモリ資源の利用を 増加させるからである。

【0099】ルックアヘッドウォーターマーク信号は、FIFOが表示された量の付加的なDMAバーストを受付けることが可能であることを暗示する。DMAバースト寸法はルックアヘッドウォーターマークが取り次いだバーストと同一の寸法であることが必要とされるものではない。ルックアヘッドウォーターマークは、従来の送 10信「レベル感応性」ウォーターマークメカニズムとしてよりも「容量インジケータ」として機能する。別の観点においては、ルックアヘッドウォーターマークはスタンダードの「ボトムアップ」ウォーターマークではなく「トップダウン」容量インジケータである。

【0100】ルックアヘッドウォーターマークは利点を有しており且つデータの処理を助ける。それは、FIFOアンダーフローエラーを減少させるか又は取除くことを可能とする。それは直接メモリアクセスユニットの利用を改善する。それは、又、フレーム転送を促進させる。それは送信用の次のフレームの早期の検知を可能とする。それは高価なFIFOメモリの利用を改善し且つネットワークのフレーム間ギャップタイミング「遅延」を減少させる。それは、又、フレーム当たりのサイクル、即ちマイクロプロセサの作業負荷を減少させることを可能とし、且つ小型及び大型の両方のフレームに対し効率を向上させることを可能とする。それはホストシステムに対してトランスペアレント即ち透明であり且つCPUコンテックストスイッチング即ち文脈上のスイッチングを減少させる。

【0101】ルックアヘッドウォーターマークは該装置(ファームウエア/ハードウエアステートマシン)がそれが付加的なデータのバースト(既知の量の)をサポートし、従ってフレーム当たり1個又はそれ以上のCPUコンテックストスイッチを除去、減少することが可能であるかを決定するためにFIFOメモリ内を「見る」ことを可能とする。2番目のDMAコマンドは、次のフレームバーストをデスティネーションFIFOへ移動させるために殆ど付加的なオーバーヘッドなしにキュー化即ち待ち行列化させることが可能である。

【0102】図22はルックアヘッドウォーターマークと従来のFIFOフロー制御とを示している。この図はシステム側とネットワーク側を示したFIFOメモリ構造の基本的概念の抽象的な描写である。送信ウォーターマークは260において示されている。タイミングメカニズムは底部の水平線上に示されており且つデータバーストXに対して点1において示されたデータバースト及び点2及び3におけるルックアヘッドウォーターマークデータバーストYを有する時間を示している。ルックアヘッドウォーターマーク時間線はファームウエアルック50

アヘッドウォーターマークチェックを示している。従来例においては、FIFOは空(データ=0)であり、次いで、インタラプトが発生され且つ次いで現在のデータがXであるように1つのデータバーストがFIFOを充填する。ファームウエアルックアヘッドウォーターマークチェックの場合には、ファームウエアはFIFOへのデータ転送のためにDMAに対してコマンドを提出し且つ2番目のデータバーストは数字2によって示されるように発生し且つ現在のデータはX+Yとなる。次いで、ファームウエアはルックアヘッドウォーターマークをチェックし且つ3番目のデータバーストは数字3によって示されるように発生し、現在のデータはX+2Yとなる。

【0103】図23におけるフローチャートに示したよ うに、ブロック300において開始するルックアヘッド ウォーターマークを有する本発明のネットワーク制御器 を使用してデータをベースとしたネットワークにおける データの流れを制御する本発明方法が示されている。ブ ロック300において、DMAバースト寸法が格納さ れ、且つルックアヘッドウォーターマークバースト寸法 も格納される。2つのバースト寸法は実質的に同一のも のとするか又は異なるものとすることが可能である。次 いで、該チャンネルがイネーブル即ち動作可能状態とさ れる。次いで、ウォーターマークインタラプトがブロッ ク302においてDMAに対して発生される。ブロック 304において、ファームウエアはDMAに対するデー タ転送コマンドを発行する。このコマンドの一部とし て、ファームウエアはそのタスクが完了すると、即ちR EOC=TRUEであると、コマンドの終りに対する要 求(REOC)を介してアクノレッジメント即ち受信確 認をDMAに対して要求する。ブロック306におい て、DMAは拡張バスに対する調停を行い、次いで、送 信FIFOへデータを転送する。それはEOCフラグを 介して、いつそれが終了するかを知らせる。

【0104】DMA転送が完了したか否か、即ちEOC =TRUEに対応するか否かを決定するための判別がブ ロック308において行われる。DMA転送が完了して いない場合には、ブロック306が繰返される。DMA 転送が完了している場合には、FIFO制御論理はブロ ック310においてデータ容量を決定する。図示した如 く、FIFO制御論理は、FIFO内に保持されている 現在のデータ値をFIFO内に保持することの可能な最 大値から減算することによってデータ容量を計算する。 その結果は、ルックアヘッドウォーターマークバースト 寸法によって割算されデータ容量が得られる。ブロック 312に示したように、データ容量が1より大きいか又 はそれと等しい場合には、ルックアヘッドウォーターマ ーク値(例えばフラグ)は真(TRUE)である。ルッ クアヘッドウォーターマーク値が1未満である場合に は、それは偽(FALSE)である。ルックアヘッドウ

ォーターマークフラグがブロック314において真であ ると、付加的なコマンドがブロック316においてDM Aに対して発行され、且つDMAはブロック318にお いて送信FIFOヘデータを転送する。ルックアヘッド ウォーターマークが偽であると、そのルーチンは終了す

【0105】図24a及び24bは最初にインタラプト 取次フレーム送信(図24a)及びルックアヘッドウォ ーターマーク取次フレーム送信(図24b)を示してい る。これらのタイミングメカニズムはルックアヘッドウ 10 ォーターマークの利点を示しており且つクロックサイク ルによってルックアヘッドウォーターマークの効率を量 子化する場合の助けとなる。これらのチャートはインタ ラプトのずらされた遅延を示しており、例えばそれらが いつ発行され且つサービスされるか且ついつデータがF IFO内に書込まれるかを示している。このことはそれ が完全に使用されることを確保するためにビジーなマル チチャンネル装置において重要である。このことはスタ ンダードのインタラプトの待ち時間をルックアヘッドウ オーターマークの効率と比較することを可能とする。

【0106】インタラプト取次フレーム送信(図24

- 1. DMAがパケットインタラプト信号の開始(SO P)を介してフレーム送信を開始する。
- 【0107】2. ファームウエア (FW) が送信チャン ネルをイネーブルさせ、コマンド(2個の32ビットワ ード)を構築し且つこのコマンドを実行するためにDM Aへ提出する。

【0108】3. DMAが該コマンドをデコードし、外 部バスに対する調停を行い、外部共用メモリから適宜の 30 データを読取り、これを適宜の送信FIFOメモリ内に 書込む。

【0109】4. DMA転送が完了した後で且つ送信ウ ォーターマークが超えられていない場合に、パケットの 継続(СОР)インタラプトが発生される。

【0110】5. 再度、ファームウエアはコマンドを構 築し且つそれを実行のためにDMAへ発行する。

【0111】6. ファームウエアが該СОРインタラプ トをディスエーブルしておらず且つ該FIFO内のデー タがスタンダードのウォーターマークを超えていない場 40 合には、別のCOPを発生することが可能である。

【0112】7. 該フレームの終端バイトがFIFOか らネットワーク上へクロック出力されると、「パケット の終り」(EOP)インタラプトが発生される。

【0113】8. ファームウエアは、別のフレームが送 信の準備がなされているか否か(即ち、チェーン化され ているか否か)をチェックする。

【0114】9. チェーン化されたフレームが存在する 場合には、DMAコマンドが構築され且つ発行される。

が外部RAMからフェッチされ且つ送信FIFOメモリ 内に書込まれる。

【0116】11. 書込バーストが終了し且つFIFO WMが超えられていない場合には、別のCOPが発行 される。

【0117】12. この2番目のフレームに対する2番 目のバーストを開始させるためにファームウエアは4番 目のコマンドを構築する。

【0118】13. ファームウエアがCPOインタラプ トをディスエーブルさせておらず且つFIFO内のデー タがスタンダードのウォーターマークを超えていない場 合には、別のCOPを発生することが可能である。

【0119】14. 該フレームの終端バイトがFIFO からネットワーク上にクロック出力されると、「パケッ トの終り」(EOP)インタラプトが発生される。

【0120】15. ファームウエアは、別のフレームが 送信の準備がなされているか否か(即ち、チェーン化さ れているか否か)をチェックし、且つそうでない場合に は、送信チャンネルをディスエーブルさせる。

【0121】LAWM取次フレーム送信(図24b)

- DMAはパケットインタラプト信号の開始(SO P) を介してフレーム送信を開始させる。
- 【0122】2. ファームウエア (FW) は送信チャン ネルをイネーブルさせ、コマンド(2個の32ビットワ ード)を構築し且つこのコマンドを実行のためにDMA へ提出する。

【0123】3. DMAはそのコマンドをデコードし、 外部バスに対する調停を行い、外部共用メモリから適宜 のデータを読取り且つそれを適宜の送信FIFOメモリ 内に書込む。LAWM信号が付加的なバーストに対して FIFO内に充分な容量が存在することを表わす場合に は、ファームウエアはDMAに対して実行するために2 番目のコマンドを提出する。

【0124】4. 各DMA転送が完了した後で且つ送信 ウォーターマークが超えられていない場合には、パケッ トの継続(COP)インタラプトを発生することが可能 である。

【0125】5. 該フレームの終端バイトがFIFOか らネットワーク上にクロック出力されると、「パケット の終り」(EOP)インタラプトを発生することが可能

【0126】6. ファームウエアは、別のフレームが送 信の準備がなされているか否か(即ち、チェーン化され ているか否か)をチェックする。

【0127】7. チェーン化されたフレームが存在する 場合には、DMAコマンドが構築され且つ発行される。

【0128】8. DMAはこの3番目のコマンドをデコ ードし、外部バスに対する調停を行い、外部共用メモリ から適宜のデータを読取り且つこれを適宜の送信FIF 【0115】10.2番目のフレームの最初のバースト 50 Oメモリ内に書込む。LAWM信号が、FIFO内に付

36

加的なバーストに対する充分な容量が存在することを表わす場合には、ファームウエアは実行のために DMAに対して 4番目のコマンドを提出する。

【0129】9. 各DMA転送の後に送信ウォーターマークが超えられていない場合には、パケットの継続(COP)インタラプトを発生することが可能である。

【0130】10. 該フレームの終端バイトがFIFO からネットワーク上へクロック出力された場合に「パケットの終り」(EOP)インタラプトを発生することが可能である。

【0131】11. ファームウエアは別のフレームが送信の準備がされているか否か(即ち、チェーン化されているか否か)をチェックし、且つそうでない場合には、送信チャンネルをディスエーブルさせる。

【0132】ルックアヘッドウォーターマーク取次フレーム送信が有益的なものであり且つ効率的であり且つ従来方法の場合に発生する待ち時間を解消していることが明らかである。

【0133】図25はパケット寸法に関連してインタラ プト発生に関するウォーターマークの効果を示したグラ 20 フを示している。このグラフはFIFOウォーターマー ク寸法の関数として発生されたインタラプトの数をプロ ットしている。このグラフから理解されるように、パケ ット寸法が増加すると、必要とされるインタラプトの数 も増加する傾向にある。ウォーターマーク値は発生され たインタラプトの総数に関し逆の効果を有している。し ばしばそうであるように、装置の性能をチューニングを する場合にウォーターマークのみの操作では不充分であ る。ネットワークパケット寸法の高い多様性及び共用シ ステム資源に対する競合のために、付加的なメカニズム 30 が望ましい。本発明のルックアヘッドウォーターマーク はこのようなメカニズムであり且つそうであるから図2 5における曲線を押し下げるものであることが容易に理 解される。

【0134】 I I I . 早期輻輳通知

本発明は、又、例えば受信FIFO70のうちの1つである対応するポート受信器内の輻輳のアドバンスト(先回り)ホスト通知に対するインタラプト(ECN)である早期輻輳通知信号を使用する。エラーを発生したフレームの前に先に受信したフレームがFIFO内に未だに40格納されている場合があるので「アドバンスト」即ち先回りの用語を使用することが可能である。フレームの寸法及びFIFOの相対的な寸法に依存して、0からディスパッチ即ち送給されることを待機している多数のフレームの範囲のものが存在する可能性がある。従って、早期輻輳通知(ECN)の信号が最初に発生された時とエラーを発生したフレームが処理される時との間に著しく遅延が発生する場合がある。従来は、ホスト44は、その処理回路が先行するフレームの処理を行い且つそれがエラーを発生したフレームに来るまで全てのフレームの50

ステータスワードを検査するまでこのタイプのエラーに 気が付くものではなかった。ホストプロセサ44はオーバーフロー問題に気が付くものではなかったので、その 処理動作は修正されることなしに継続して進行し、従っ て、多数の先行するフレームは継続してFIFOをオーバーフローし従って喪失されるものであった。勿論、こ のことはより高いレベルのソフトウエアがフレームを再 送することのより大きな要求を形成し、従って、ネット ワークにおける帯域幅問題を形成していた。喪失フレーム問題を有する単一のダウンストリーム即ち下流側のノードの代わりに、その状態は、多数のダウンストリーム ノードがそれらの送信ウインドウを再クロック動作させ ることが強制されるものに迅速的に展開され、その問題 を容易に悪化させるものであった。

【0135】本発明によれば、図26のフローチャートに示されるように、受信FIFOメモリにおけるネットワークデータ輻輳を制御する方法は、FIFOメモリ内のフレームオーバーフローを表わす受信FIFOメモリ内においてステータスエラーインジケータを発生するステップを有している(ブロック340)。早期輻輳インタラプトはステータスエラーインジケータに応答してFIFOメモリから通信プロセサに対して発生される(ブロック342)。そのインタラプトは処理され且つ少なくとも1個の早期輻輳通知ビットが直接メモリアクセスユニットのマスタインタラプトレジスタ(MIR)内にセットされる(ブロック344)。

【0136】次いで、直接メモリアクセスユニットからホストプロセサに対して早期輻輳インタラプトが発生されて、FIFOメモリ内においてフレームオーバーフローが発生したことを表わす(ブロック346)。ホストプロセサからFIFOメモリに対してフレームオーバーフローを発生させた入力フレームを廃棄するための命令が発生される(ブロック348)。受信フレームのサービスは直接メモリアクセス(DMA)ユニットのバースト寸法のワード数を増加させるか、又はその他のアクティブなプロセスのタイムスライスを修正することのいずれか1つによって向上させることが可能である(ブロック350)。

【0137】図27A-Gは本発明の早期輻輳通知方法のハイレベルのブロック図を示している。図27Aは受信FIFOが空であり且つ読取(RD)及び書込(WR)ポインタが0,0において同一であることを示している。次いで、データが入り始め且つ読取ポインタはゼロにあり且つ書込ポインタは図27Bに示したように前進する。パケットが受取られるに従い、ステータスがStat1によって表示される如くに書込まれる。2番目のフレーム即ちパケットが到着し(Data2)且つオーバーフローをし始める(図27C及び27D)。オーバーフロー条件が発生すると、エラーに対してフリップフロップがセットされ、従ってオーバーフロービットが

st)

セットされる(図27G)。この点において、早期輻輳通知(ECN)が送り出される。書込ポインタはパケットの始めにリセットされ且つパケットの終りが発生するまで凍結され、その時に、低パケットのタイムエラーステータスフィールドへエンターする。 DMAによるステータス1の読取がそれをホストアドレスにおける受信ステータスレジスタ内へコピーする。通信プロセサがそのステータスを読取るまで、別のデータ転送のためのDMAの要求が発生することはない。このことはオーバーフローステータスによってステータスレジスタの上書きを10防止する(図27E及び27F)。

【0138】次に、より特定的に図28-43を参照すると、3つの入って来る異なるパケットの場合について本発明方法及び装置について説明する。図28は受信FIFO72内においてデータが受信されていない場合のネットワーク制御器及びホストシステムを示している。図29において、データは、最初に、受信FIFO72へ入り、且つ図30においてウォーターマーク258に到達し且つパケットの始めインタラプトがインタラプトバス252を介して通信プロセサ92へ送られる。通信20プロセサ92はデータを転送するためにDMA85に対してコマンドを発行する(図31)。同時に、データは矢印で示されるように継続して受信FIFO72へエンターする。

【0139】図32に示したように、DMAはシステム バス42の所有についてバスアービトレイション(調 停) 論理ユニット47と共にネゴシエーションを行い、 一方データは継続して受信FIFOメモリ72内へ転送 される。図33において、DMA85は受信FIFO7 2からのデータを共用システムメモリ46へ転送する。 図34に示したように、2番目のパケット即ちフレーム が受信FIFOメモリ72へ入る。図35,36,37 は、システムバス42に対するアクセスが拒否されたと いう点を除いて、図30、31、32と同様である。こ の時に、3番目のパケット(黒塗り陰影)が2番目のパ ケット(対角線陰影)と共にエンターする(図38)。 図39において、入って来るフレームが受信FIFOメ モリ72をオーバーフローし且つ早期輻輳通知(EC N) ビットがセットされた後に(図27G) 内部インタ ラプトが通信プロセサ92へ送られる。図41におい て、通信プロセサ92はDMA85の適宜のレジスタブ ロック内のポートに対するECNビットをセットする。 図42において、DMA85はシステムバス42に沿っ てホストプロセサ44に対し早期輻輳インタラプトの信 号を送り且つDMA85は受信FIFO72からのデー タを図43に示したように共用システムメモリ46へ転 送する。3番目のフレームは失われる。然しながら、上 のレベルのソフトウエアはそのフレームを送信すること が可能である。

【0140】IV. フェンスポスト(Fence Po 50

再度図3, 4, 5, 7を参照して、記述子リング202 及び記述子206の説明に関して更に詳細に検討する。 図44のグラフに加えて、本発明方法及び装置はホスト 44とネットワーク制御器40との間でフレームに調整 されたデータの転送を制御することが明らかである。本 発明によれば、バスの利用を向上させ且つ最初の記述子 及び最後の記述子及び中間の記述子の所有を所望のホスト又は制御器へ許可するために、記述子「チェーン」内 における最初及び最後の記述子206のみがアップデートされる。

【0141】前述したように、ホスト44は受信された か又は送信されたフレームよりも寸法がより小さなフレ ームデータバッファ204を使用すべく選択することが 可能であり、従って、単一のフレームデータバッファは 複数個のフレームデータバッファ204をスパンする、 即ちそれらのバッファにわたることが可能である。この ことはフレームをネットワーク制御器40によって切断 するか又は組立てることを可能とする。当然、上述した ように、複数個のフレームデータバッファ204は関連 する記述子206を一緒に「チェーン化」することによ ってフレームを構成する断片及びそのチェーンの最後の 記述子内にフレームの終りのフラグがセットされている 記述子リング202内の連続するエントリを保持するこ とが可能である。所有されているがそのフレームの終り フラグがセットされていない記述子エントリ206の夫 々のフレームデータバッファはフレームの一部であり全 体的なフレームではないと考えられる。制御器40は、 それが各相次ぐフレームデータバッファ204を充填す る場合に1つづつ記述子206を一緒にチェーン化する ことが可能である。フレームの終りが最終的に受取られ 且つ外部共用メモリ46へ転送されると、そのフレーム の終りフラグが記述子チェーンの最後の記述子において セットされる(図4)。

【0142】送信期間中に、制御器40は単一のフレーム及び当然に「チェーン化」された記述子206によってポイントされる「チェーン化」されたフレームデータバッファ204の内容を逐次的に構築することが可能である。フレームの送信は、その記述子206がフレームの終りフラグをセットしているフレームデータバッファ204に遭遇する場合にのみ終了する。このバス利用における著しい改良は、本発明によって発生され、その場合に、各スパンされている記述子206を逐次的にアップデートする従来技術の代わりに、例えば、ネットワークが受信したフレームに対する記述子内の所有ビットをアップデートすることによって、最初の記述子と最後の記述子のみを変更させる。これらのアップデートされた最初の記述子及び最後の記述子はチェーンの「フェンスポスト」即ち垣根の支柱を形成する。

【0143】「フェンスポスト」型チェーン内の最初及

び最後の記述子の全てのフラグ及びフィールドは、完全 に送信されるか又は受信されるとフレームに関する正確 な情報を提供するために、アップデートされる。例えば、受信フレームの場合には、該チェーン内の最初の記述子のメッセージ寸法フィールド218が、単にバッファ寸法に等しい関連するバッファのバイトカウントではなく、全体的なフレームのバイトカウントでアップデートされる。

【0144】上述したように、図4はチップ初期化セク ション200a及び統計イメージ200bーeを具備す 10 る4個のポートを具備する管理ブロック200を示して いる。記述子リング202は、アドレスを使用してフレ ームデータバッファに対してポイントする種々の記述子 206と共に示されている。フレームデータバッファは 右側に示してある。図5は2ワードエントリとしての記 述子26と、所有ビット(OB)212及びパケットの 終り(EOP) 214を有するフレームデータバッファ 204を示している。バッファ寸法216及びメッセー ジ寸法218は1つのワード208内に収容されてお り、且つバッファアドレス219は他のワード210内 20 に収容されている。図44におけるグラフは、上述した 如く最初の記述子及び最後の記述子のみを使用すること が平坦なラインを形成しバスに沿ってのトラフィックを 減少させることを詳細に示している。

【0145】図3は、更に、どのようにして管理ブロック200が例えば幾何学的形状等のバッファ情報206a及びバッファアドレス206bを具備する記述子206を持った異なる送信リング202に対して直接的にポイントしているポインタ200d(図7)を有しているかを示している。

【0146】V. 記述子リングの形成

本発明は、ネットワーク装置が、例えば記述子リング等のデータ及びバッファ構造を形成する役目を担っているので有益的である。ネットワーク装置40は外部共用メモリ46において送信及び/又は受信記述子リング202(図3)を構築する。本発明においては、全二重チャンネルに対するサポートが提供されている。送信又は受信記述子リング202のいずれかにおける記述子の数を支配するパラメータ及びそれらの夫々のフレームデータバッファ寸法はパラメータブロック(又は管理ブロック)を介して通信される。

【0147】この管理ブロック200はホスト制御下における通信プリミティブを介して初期化(図45)においてホストシステム43とネットワーク装置40との間で交換される。管理ブロック200はメモリ46の多数の可変フィールド内に格納される(即ちマッピングされる)。上述したように、送信記述子リング寸法又は受信記述子リング寸法に対するフィールド値が非ゼロである場合には、構築を開始することが可能である。そうではなく、フィールドがゼロである場合には、ネットワーク50

装置40は関連する記述子リング202を構築すること はない。ネットワーク装置40は、ホスト40が共用メ モリ46内に既にデータ及びメモリ構造を構築したもの と期待する。記述子リング202の幾何学的形状即ち長 さ及び関連するフレームデータバッファ204の寸法は 異なり且つ記述子リング202は、しばしば、50個か ら500個の記述子の長さが変化し、一方フレームデー タバッファ204は約256個のバイトから最大で約 2.000又は5.000個のバイトに変化する。フレ ームデータバッファ寸法は、インターフェースネットワ ークの最大のサポートされているフレーム寸法に基づい て選択される。ポート50-56毎に割当てられている 全体的なメモリは2メガバイト範囲内である。フレーム データバッファ寸法は記述子リング202を実際に構築 するために必要な時間に比較的殆ど影響を有するもので はない。然しながら、記述子リング寸法は構築時間に対 する制限的要因である。ブロックモード構築最適化技術 を使用して構築時間を減少させる。記述子206は2つ のブロック内でオンチップで構築し且つ直接メモリアク セスユニット85を介して外部メモリ46へ転送するこ とが可能である。

【0148】このブロック寸法は変更可能であり且つ将来ブロックのパラメータ内に容易に包含させることが可能である。本発明の方法及びネットワーク装置は種々の利点を有しており、例えばホストソフトウエアの開発に対して必要な時間が減少されており且つホストコードの寸法が減少されている。テストを促進させ且つより高速のネットワーク装置初期化とすることが可能である。又、本発明はアプリケーション設計エンジニアに対するシステムの実現を促進させる。

【0149】本発明によれば、共用メモリ46内のメモリのブロックがホストシステム43によって割当てられ、それは上述したような記述子リングパラメータ200bを有する管理ブロック200をマッピングさせる(図7)。これらのパラメータは、共用メモリ内において形成されるべき記述子リング202及び記述子204の幾何学的形状を包含している。図7は管理ブロックを示しており且つ4つのアドレスPAD+60乃至PAD+72において、バッファ寸法、送信リング寸法及び受信リング寸法を表わしている。

【0150】図45に示したように、管理ブロック200はチャート上の点0においてセットアップされたベースポインタを有している。ホストシステム43はネットワーク装置に対して初期化用のプリミティブ(点1におけるINIT)を発行する。同時に、ホスト44は管理ブロック200のベースアドレスをネットワーク装置40内に書込む。ネットワーク装置40は共用メモリ(点2)から管理ブロックを「フェッチ」即ち読取り、次いで、管理ブロックが受取られたことのアクノッジメント(ACK)をホストへ送る。この管理ブロックが処理さ

れ、一方ホストシステムはアクノレッジメントを受取った後に付加的なハウスキーピング(点3)を行うことが可能である。

【0151】管理ブロック200が初期されるに従いネットワーク装置40は共用メモリ内に形成されるべきフレームデータバッファに対してポイントするデータのブロックとして対応する記述子を構築する。

【0152】図46は、どのようにして記述子がネットワーク装置によって形成することが可能であるかを示したフローチャートを詳細に示している。ブロック400 10において、ホストはベース記述子リング及び関連するバッファに対してポインタを供給する。前述したように、送信リング寸法又は受信リング寸法フィールドに対するフィールド値が非ゼロである場合には、構築がすぐさま開始される。そうでなく、これらのフィールドがゼロである場合には、ネットワーク装置は関連する記述子リングを構築することはなく、ホストが共用メモリ内に既にそのような構造を構築したものと期待する。

【0153】管理ブロックはネットワーク装置によって 読取られ(ブロック402)且つ記述子へッダーワード 20 が構築される(ブロック404)。記述子アドレスワードが構築され(ブロック406)且つ記述子アドレスが アップデートされる(ブロック408)。バッファポイントアドレスもアップデートされ(ブロック410)且 つ、記述子ブロックがネットワーク装置によって共用システムメモリの一部であるホストRAMに対して読み出される(ブロック412)。

【0154】次いで、ホストは、それが完了しているか 否かを判別するためにテストされ(ブロック414)、 且つ、完了していない場合には、記述アドレスが再度ア 30 ップデートされる。その処理が完了していると、EOR ビットが終端記述子に対してセットされ(ブロック41 6) 且つ終端記述子はホスト(RAN)へ書き出される (ブロック418)。次いで、このプロセスは終了する (ブロック420)。例えば隣接した記述子の使用、及 びイベントカウント等の多数の仮定が存在している。典 型的に、バッファは隣接したもの即ち連続的なものであ り且つ一様な寸法のものである。バッファポインタが提 供されない場合には、ファームウエア102は記述子リ ングの計算された終端から2ワードオフセットされてい 40 るバッファを開始させる。管理ブロック記述子パラメー タ16進数ワードが「0X00000000」である場 合には、関連する記述子リング202が構築されること はない。管理ブロック転送は、その他のコンフィギュレ ーション(形態特定)プリミティブの前に必要とされ る。何故ならば、そのブロックはその設定を上書きする からである。全ての記述子リング寸法は偶数値でなけれ ばならず且つフレームデータバッファ寸法は0又は1と することが可能であり又は記述子リング202は構築さ れない。全てのバッファポインタはリング寸法に拘らず 50 に強制的にアライメント即ち整合が与えられる。構築することの可能な最も小さな記述子リングは寸法において3個の記述子であり、且つDMA転送当たり1個のブロックでブロック当たり2個の記述子である。

【0155】図47-50は使用することの可能な種々のフィールド及びビット値のみならず送信及び受信メッセージ記述子の更なる詳細を示した表を例示している。

【0156】本発明に関連する技術的事項は、本願と同日付をもって出願される本願出願人が出願人である以下の発明の名称を有する特許出願に記載されており、これらの各出願の開示内容も引用により本願明細書に取込むこととする。

【0157】1. 「フレームアドレス通知を使用してネットワークをベースとしたデータのルーチング方法及びシステム」(整理番号 ST631)

2. 「FIFOメモリ内への付加的なデータバースト用 のルックアヘッドウォーターマーク」(整理番号 ST 632)

3. 「ネットワークデータ輻輳を制御する方法及び装置」(整理番号 ST633)

4. 「共用メモリ内にバッファ構造を形成する方法及びネットワーク装置」(整理番号 ST635)

以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。

【図面の簡単な説明】

【図1】 32ビットシステムバスへ接続する本発明のネットワーク制御器として示してあり且つホストシステムマイクロプロセサと、バスアービトレイション(調停)論理ユニットと、共用メモリサブシステムとを示している4個のネットワーク装置のハイレベルブロック図。

【図2】 本発明のネットワーク制御器を示しており且 つ4個のポートと、通信プロセサと、システムバスイン ターフェース制御ユニットとを示しているハイレベルの ブロック図。

【図3】 本発明の装置及びネットワーク制御器によって使用されるバッファ管理及びシステムメモリを示しており且つ種々の記述子リングを示しているハイレベルのブロック図。

【図4】 管理ブロックと、記述子リングと、フレーム データバッファとを示したデータ構造及びシステムメモ リのハイレベルのブロック図。

【図5】 記述子及びバッファのハイレベルのブロック図。

【図6】 本発明のネットワーク制御器のタイマ動作の ハイレベルのブロック図。

【図7】 本発明において使用されているシステムメモリ及び管理ブロックの詳細を示した概略図。

【図8】 本発明のシステムメモリ及び統計イメージ及び管理ブロックのブロック図及びチャートを示した概略図。

【図8A】 本発明において使用されている直接メモリアクセスユニットのプリミティブコマンドレジスタに対する種々のビット値及び記述を示した表。

【図8B】 本発明において使用されている直接メモリアックセスユニットのマスタインタラプトレジスタに対する種々のビット値及び記述を示した表。

【図9】 レイヤ構造の1例としての種々のヘッダの階 10 層的コンフィギュレーション即ち形態を示したブロック 図。

【図10】 802. 3データリンクレイヤヘッダを示したブロック図。

【図11】 インターネット I Pヘッダを示したブロック図。

【図12】 TCPヘッダを示したブロック図。

【図13】 ネットワーク制御器及び外部ホストプロセサ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ 20本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベルのブロック図。

【図14】 ネットワーク制御器及び外部ホストプロセサ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベルのブロック図。

【図15】 ネットワーク制御器及び外部ホストプロセ 30 サ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベルのブロック図。

【図16】 ネットワーク制御器及び外部ホストプロセサ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベ 40ルのブロック図。

【図17】 ネットワーク制御器及び外部ホストプロセサ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベルのブロック図。

【図18】 ネットワーク制御器及び外部ホストプロセサ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ 50

本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベルのブロック図。

【図19】 ネットワーク制御器及び外部ホストプロセサ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベルのブロック図。

【図20】 ネットワーク制御器及び外部ホストプロセサ、バスアービトレイション論理ユニット及び共用システムメモリの基本的なコンポーネントを示しており且つ本発明のフレームアドレス通知に対するシーケンスにおけるあるステップにおける状態を詳細に示したハイレベルのブロック図。

【図21】 本発明のフレームアドレス通知の送信インタラプトイベントタイムラインを一般的に示したタイミング線図。

【図22】 本発明のルックアヘッドウォーターマークを使用した流れ制御とクラシックな先入先出流れ制御との比較を示したブロック図。

【図23】 本発明のルックアヘッドウォーターマーク を使用したプロセスを示したフローチャート。

【図24A】 インタラプト取次型フレーム送信を示したタイミング線図。

【図24B】 ルックアヘッドウォーターマーク取次型フレーム送信を示したタイミング線図。

【図25】 ウォーターマーク値がどのようにして発生 されたインタラプトの総数に対して逆の効果を有してい るかを示したグラフ図。

【図26】 本発明の早期輻輳通知信号を使用する基本的なプロセスを示したフローチャート。

【図27】 (A) 乃至(G) はどのようにして先入先 出メモリが受信FIFOメモリ内への2番目のパケット 上でオーバーフローするか及び種々の読取及び書込ステ ータスポインタを示したハイレベルブロック図。

【図28】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図29】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図30】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図31】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳 10 通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図32】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレ 20ベルブロック図。

【図33】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図34】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用 30メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図35】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場 40合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図36】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図37】 本発明のネットワーク制御器の外部ホスト 50

プロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図38】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図39】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図40】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図41】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図42】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図43】 本発明のネットワーク制御器の外部ホストプロセサ、バスアービトレイション論理ユニット、共用メモリ、基本コンポーネントを示しており且つ早期輻輳通知信号が3番目のパケットに関するオーバーフローを有する3つの異なる入力パケットに対して使用される場合のプロセスの1つの段階における状態を示したハイレベルブロック図。

【図44】 最初の記述子と最後の記述子のみがアップ デートされる場合の通常の記述子及び「フェンスポス

ト」を使用したホストバスの推測されるトラフィック構 成を詳細に示したグラフ図。

【図45】 ホストシステムと本発明のネットワーク装 置、例えばネットワーク制御器との間でのプリミティブ (基本命令) の信号処理を示したチャート。

【図46】 ネットワーク装置内での記述子を構築する プロセスを示したフローチャート。

【図47】 受信及び送信メッセージ記述子の種々のフ ィールドを示したテーブル。

【図48】 受信及び送信メッセージ記述子の種々のフ 10 82 共用バスインターフェース回路 ィールドを示したテーブル。

【図49】 受信及び送信メッセージ記述子の種々のフ ィールドを示したテーブル。


【図50】 受信及び送信メッセージ記述子の種々のフ ィールドを示したテーブル。

【符号の説明】


- 40 ネットワーク制御器
- 42 システムバス
- 43 ホストバス
- 44 ホストマイクロプロセサ
- 46 共用メモリサブシステム
- 50, 52, 54, 56 ポート
- 58 全二重プロトコル線

- 60 送信データハンドラ
- 62 ライントランシーバ
- 64 受信データハンドラ
- 66,68 FIFO論理回路
- 70 送信FIFO
- 72 受信FIFO
- 74 制御回路
- 78 管理バス
- 80 インターフェース制御ユニット(SBI)
- 84 バススレーブ制御器
- 85 直接メモリアクセスユニット
- 86 コンフィギュレーションデータ転送エンジン
- 88 管理データ転送エンジン
- 90 フレームデータ転送エンジン
- 92 通信プロセサ (CPC)
- 94 CPU
- 96 ALU
- 98 タイマ
- *20* 1 0 0 R A M
 - 102 ファームウエアROM
 - 104 インタラプトハンドラ


[図1]



【図13】




【図2】



【図11】 インターネットIPヘッダ(20バイト)

VER/ヘッダ	サービスのタイプ	16ビット全長(パイト単位)
165	'yŀID	3ビットフラッグ/13ビット断片オフセット
TTL	8ビットプロトコル	16ビットヘッダチェックサム
	32ビット発信元IPア	ドレス
-	32ビットデスティネーション	/IPアドレス
	(オプションーある場合	·)


【図3】




【図12】

TCPヘッダ (20バイト)


16ビット発信元ポート	16ビットデスティネーションポート
32ビットシーク	· rンス番号
32ビットアクノレッ	ッジメント番号
URG/ACK/PSH/RST/SYN/FIN	16ビットウインドウ寸法
16ビットTCPチェックサム	16ビットアージェントポインタ




【図6】



【図5】






[図7]

	Arr. A. I.		· · · · · ·	1		1
	相対 アドレス	パイト3	バイト2	バイト1	バイト0	
- (PAB+0	ポール) Tx リングトゥ	プ記述子ポイン	19	\cap
	PAB+4	ポート]	Tx リングトゥ	プ記述子ポイン	19	
	PAB+8	ポート2	Tx リングトッ	プ記述子ポイン	19	
	PAB+12	ታነ—\ <u>ተ</u>	Tx リングトッ	プ記述子ポイン	19	200D
	PAB+16	ポー <u>ト</u> 0	Rx リングトッ	プ記述子ポイン	13	2005
	PAB+20	ポート1	Rx リングトッ	プ記述子ポイン	13	
	PAB+24	ポート2	Rx リングトッ	プ記述子ポイン	134	
	PAB+28	ポート3	Rx リングトゥ	プ記述子ポイン	19	\cup
200A	PAB+32	プレスケー 再ロード値		統計タイマ 再ロード値	タイマ イネーブル	Ŋ
	PAB+36	ポート3Tx ポールタイマ 再ロード値	ポート2Tx ポールタイマ 再ロード値	ポート1Tx ポールタイマ 再ロード値	ポートOTx ポールタイマ 再ロード値	200E
	PAB+40	ポート3Tx バースト寸法	ポート2Tx バースト寸法	ポート1Tx バースト寸法	ポートOTx バースト寸法	200F
	PAB+44	ポート3Rx バースト寸法	ポート2Rx バースト寸法	ポート1Rx バースト寸法	ポートORx バースト寸法	2001
	PAB+48	予約済み	予約済み	UCLK期間 、 (ナノ秒)	統計バー スト寸法	
	PAB+52	ポート	l N1	ボート	0 NI	200G
,	PAB+56	ポート3	N1	ポート	2 N1 -	
- 1	PAB+60	ポート#0パ	ッファ寸法	Txリング寸法	Rxリング寸法	200H
	DAD LOA	. 10 1 44 4 1	ッファ寸法	Txリング寸法	Rxリング寸法	l 🔪
700R	PAB+64	ボートサ1パ	7 . 7			200 🦳
200B	PAB+68		ベッファ寸法	Txリング寸法	Rxリング寸法	1
2008	H		マッファ寸法	Txリング寸法 Txリング寸法		
200B	PAB+68	ポート#2ノ	マッファ寸法	Txリング寸法		
200B	PAB+68 PAB+72	ポート#2ノ	^ベ ッファ寸法 ベッファ寸法 予約	Txリング寸法		
2008	PAB+68 PAB+72 PAB+76	ポート#2ノ	^ベ ッファ寸法 ^ベ ッファ寸法 予約 予約	Txリング寸法 済み		
2008	PAB+68 PAB+72 PAB+76 PAB+80	ポート#2ノ	^{ベッファ} 寸法 ^{ベッファ} 寸法 予約 予約 予新	Txリング寸法 済み 済み		
2008	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84	ポート#2ノ	^ベ ッファ寸法 ベッファ寸法 予約 予約 予統 予統	Txリング 寸法 済み 済み 済み		
2008	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84 PAB+88	ポート#2ノ	^ペ ッファ寸法 ^ペ ッファ寸法 予約 予約 予新 予新	Txリング 寸法 済み 済み 消み 済み		
	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84 PAB+88 PAB+92 PAB+96 PAB+100	ポート#2/ ポート#3/	*ッファ寸法 *ッファ寸法 予約 予約 予統 予統 予統 予統 予統	Txリング寸法 済み 済み 済み 済み 済み 対済み 対済み		
	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84 PAB+88 PAB+92 PAB+96 PAB+100 PAB+104	ポート#2/ポート#3/	*ッファ寸法 *ッファ寸法 予約 予統 予統 予統 予系 予系 予名	Txリング寸法 済み 済み 済み 済み り済み り済み		
	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84 PAB+88 PAB+92 PAB+96 PAB+100 PAB+104 PAB+108	ポート#2/ポート#3/	*ッファ寸法 デ約 予約 予統 予統 予統 予系 予系 予名 予名	Txリング寸法 済み 済み 済み 済み り済み り済み り済み		
	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84 PAB+88 PAB+92 PAB+96 PAB+100 PAB+104 PAB+108 PAB+112	ポート#2/ポート#3/	*ッファ寸法 デ約 予約 予統 予統 予系 予系 予条 予条 予条 予条	Txリング寸法 済み 済み 済み 済み り済み り済み り済み		
	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84 PAB+88 PAB+92 PAB+96 PAB+100 PAB+104 PAB+108 PAB+112 PAB+116	ポート#2/ポート#3/	*ッファ寸法 予約 予約 予統 予統 予統 予系 予系 予系 予系 予第 予第 予第 予第 予第 予第 予第 予第 予第 予第	Txリング寸法 済み 済み 済み 済み り済み り済み り済み り済み		
	PAB+68 PAB+72 PAB+76 PAB+80 PAB+84 PAB+88 PAB+92 PAB+96 PAB+100 PAB+104 PAB+108 PAB+112	ポート#2/ポート#3/	*ッファ寸法 予約 予約 予統 予統 予系 予系 予系 予系 予系 予系 予系 予系 予系 予系	Txリング寸法 済み 済み 済み 済み り済み り済み り済み		

【図25】



【図8】

ポート0 相対アドレス	バイト3	バイト2	パイ ト1	/ ላጉ0	ポート
PAB+128					
PAB+132		•			
PAB+136		N1を超えて受信	したフレーム		ポート#0
PAB+140		予約済	み		
PAB+144		予約消	み		
PAB+148		不良フレー	ム受信		
PAB+152		アボートした	フレーム		
PAB+156		N1を超えて受信	したフレーム		ポート#1
PAB+160		予約	等み]
PAB+164		予約を	斧み		1
PAB+168		不良フレー	-ム受信		
PAB+172		アボートした	とフレーム]
PAB+176		N1を超えて受	信したフレーム		ポート#2
PAB+180		子約	済み		_
PAB+184		予約	済み		_
PAB+188		不良フレ	ーム受信		
PAB+192					
PAB+196		ポート#3			
PAB+200					
PAB+204		予新	方済み		<u> </u>

【図8A】

[0x28]PCRープリミティブコマンドンジスタ

DMA	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ビット名称	PPA	1	PP.	RI	M[6:	0]			PPARM[7:0]]	HP	RI	6:		HPARM[7:0]									
リセット値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
ホストアクセス	転取ークリア		リードオンリ												444-84	謝政 / 書込																
CPC アクセス	春込ーセット		読取/書込												紙取ークリア						ŋ.	– ⊧	'z}-	ンリ	1							


ビット#	フィールド	名称	記述
31	PPA	プロバイダ プリミティブ 使用可能	(1-使用可能:0-プリミティブ無し)ファームウエアによりPCR レジスタが書込まれる場合に装置によって設定。このビットの設定 はMIRのPINTビットも自動的に設定させる。このビットはホストが このレジスタを読取る場合にDMAによってクリアされる。
30:24	PPRIM	プロバイダ プリミティブ コマンド	(7ビット二連値)このフィールドは外へ行く(ファームウエアから ホストへ)プリミティブコマンドである。その意味は厳格にファーム ウエアによって決定される。
2 3:16	PPARM	プロバイダ プリミティブ パラメータ	(8ビット二進値)これはプロバイダブリミティブコマンドに対応する ファームウエアが定義したパラメータフィールドである。
15	HPA	ホスト プリミティブ 使用可能	(1=使用可能:0=プリミティブ無し)ホストによりPCRレジスタが書 込まれる場合に装置により散定される。このビットの設定はイネーブ ルされた場合にCPCインタラブトとなる場合がある。このビットはファ ームウエアがこのレジスタを靗取る場合にDMAによりクリアされる。
14:8	HPRIM	ホスト プリミティブ コマンド	(7ビット二進値)このフィールドは入ってくる(ホストからファーム ウエアへ)ブリミティブコマンドである。その意味は厳格にファーム ウエアによって決定される。
7:0	HPARM	ホスト プリミティブ パラメータ	(8ビット二進値)これはホストプリミティブコマンドに対応する ファームウエアが定義したパラメータフィールドである。

【図8B】


[0x2A]MIRーマスタインタラプトレジスタ

DMA	1	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ビット名	称	PINT	SPURINT	ß	_	ECN3 EAN3 SHL3 TINT3 RINT3 MERR						SDRIFTZ	ECN2	FANS	SHL2	TINTS	RINTZ	SERR	HPLOST	SDRIFT1	ECN1	FAN1	SHL1	TINT1	RINT	WERR	SPARE	SDRIFTO	ECNO	FANO	SHLO	OLNE	RINTO
リセット	_	0	0	0	0	0	0	0	0	0	0	0	0		_				0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
ホストアク	セス	_									*	靗	取	_/	ָעל:	ア(書	入 無	₩L	.)							_						_
CPC アクセ	で ・ス 翼 ・ 書込 - 1									基	で 読取-0/																						
ピット#	フィ	/-	ル	۴.		3	占利	5					記	述																			٦
31	P	IN	Т			/リ: (ン:					(1: (±	=イ 半分	ベン 計)ド	ት;ር የዘር) — 新た	イベ なご	ントブロ	無しバイ)フ ダフ	アー	ふり ティ	/エン ブを	アが (書)	プリ 込む	ミデ 場合	イプ 分に	支配	ンド	レジ よっ"	スク で設	定		
23	М	EF	R				モリラ			I.	(1= L-:	イ確	シ 立さ	ኑ;0 ከረ	ー よう	(ベ にF	ント! !TU	無し ME	シン	ステ	<u>አ</u> ቲ	アク	ル: 小が	<i>2ス</i> 発:	ダ(S 生し	SMI た場	() 습	181 乙装	で置い	定額	お わ	ι 数ji	?
15	SI	ER	R			シンエ	スララー			(1=イベント:0=イベント無し)システムモードレジスタ(SMR)において定義され 且っ確立されるようにRTIMEレディクイムアウトが発生した場合に装置によって設定 (1=イベント:0=イベント無し)システムモードレジスク(SMR)において定義され且・ 確立されるようにSTIMEシステムタイムアウトが発生した場合に装置によって設定															၁								
7	w	EF	R.		L	シーサジ	1	ョン	•	(1=イベント:0=イベント無し)ホストによってアクセス不可能なレジスタ位置への 普込をホストが試みた場合に装置によって設定。このピットはロックレジスタの キーフィールドを介してホストアクセスがアンロックされる場合に設定されることはない。															_								
30	SP	UF	NI.	ıΤ		発化				:	(1=イベント:0=イベント無し)無効な内部CPCインクラブトの受信を表すCPC ファームウエアによって設定。これは装置ハードウエア欠陥であり発生してはならない。														,,								
22	PP	Ľ	os	Т		ロノリミ			甦乡	ŧ 3	(1=イベント:0=イベント無し)ホストによって未だ敵取られていないものの上に新た なブロバイダブリミティブをファームウエアが上書きする場合に装置によって設定。この 条件はブリミティブコマンドレジスタ(PCR)のPPAピットのテストにより検知される。															0							
14	HP	'L(os	Т		かぶ		プ	喪ź	*	(1= 上に 条件	イ新は	シンク);0 ホス ティ	トプ	べ. リミ ママ	ンドラインド	無し ブを レン)ファ ホス	r — (P	Aウ 上i CR	エア すき のI	た。 する IP/	to 場合 ビ	て未 行 小の	だ前後	i取 iに、 なト	られ はっ こよ!	て設け	ない 定。 知さ	もこれ	නණ ව ම	,
6	SF	A	RE	;																													
29,21 13,5	SI	OR	ΙF	т		シフ		統	†	14	子の音子に	ある IFC	> 次は	誤に	到证用。	_{単し} T能	た根 な空	合理	CCI 好無	ot PC:	るオ ファ こめ	(一) -ム にフ	内・ウェ	アドーム	件が政	が続って	計作設定	有報と	が表 れた () 受	失法	シカ. ート ・映	る場合の発	- abd .c.
28,20 12,4	Е	CI	N			₹- 国 撃			期	지 #	ス (利)	通り	明に	対L 記	CE たフ	ピン	77- - A	- A! を客	ウエ とす	だと	ا د	τ.	设定 小力	東	xFI 制さ	こおi FO れる	場(ク使	相同	能が	3空 発生	間x す	S.
27,19,11,3	F	Α	N			フレ アドロ	一 A レス)	通知	1	3	1= と	イ~ (本)	<u>つ</u> れ	0	= イ 知す	~:	小魚	(し) に増	フレ を置け	ر ــــــــــــــــــــــــــــــــــــ	んべって	ッフ	Z IA	IIC.	7 FT	レス)	フィ	− <i>j</i> l	ት <i>ት</i>	存在	ΞĴ	6	
26,18 10,2	5	ŝН	L			ドー ド <i>美</i>			計	Т	(1 =	1	<u>ښ</u>	i - n	=4	' *	/N5	#1 .	441	K 1	Ζd	<u>;-</u> 1	m	4.3	n d	ちの の最 によ	10	DI F	- 76	最	BO.	7.	_
25,17 9,1	1	ΓIN	ЛТ			ボー イン				- 1 -	91	史定	シ) 送 とこと	信	SH.	功L	12.	馬し) フレ・)1~ -A	以の	上σ. ≱合	アレ、この	7 D-A	ムのンタ	送信 ラブ	が; トは	完了	した	場へ	合に がチ	装し	を	
24,16 8,0	R	IN	ΙΤ			ポー イン					きな	뙲	反送を意	され 味	たけ	是合	に動し	種プレ	によ	98 (SI	定。 VIR		いばスタ	フレ 内の	v−J ORE	シス いがに BUI Eされ	ンス・	テム -0)	メモ	リヘ	1	さき	


【図10】 802. 3データリンクレイヤヘッダ(18バイト)




【図14】




【凶15】



【図16】



【図17】



【図18】







図19】




【図20】




【図21】




[図29]




【図23】




【図30】




【図31】




【図24A】






【図24B】


LAWM取次ぎフレーム送信




【図26】



【図32】




【図33】




【図27】

受信FIFOへの2番目のパケットでオーバーフローするFIFOの場合




DMAによるSTAT1の読取をホストアドレスに おける受情ステータスレジスタ内にコピー。 CPCがステータスを読取るまで別のデータ転送用 のDMAへの要求は発生せず。これはオーバーフロ ーステータスによるステータスレジスタの上書きを防止。


【図28】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】



【図42】




[図43]



【図44】




X/32 2*X/128+2 X/32+2*X/128+2




【図45】

プリミティブ信号処理







【図47】

メッセージ記述子0を受信

RMD0	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ビット名称	10	EOR	EOP			В	SI	ZE	[12	2;2	:]				RERR	ROFLO					N	AS.	ΙΖΙ	3[1	.2:	0]						

ビット#	フィールド	- 名称	記述
31	OWN	記述子 所有権	(1=装置;0=ホスト)受信メッセージ記述子及びその関連する データパッファの所有を確立。所有ビットは装置とホストとの情ハ ンドシェークとして使用。所有が放棄されると、それと関連するバッ ファが変更されるべき場合に受信メッセージ記述子又は内容のど の部分も無い。
30	EOR	リング の終り	(1ーリングの終り;0ーリングの終りではない)配述子リング内の最後 の受信メッセージ配述子を示す。この配述子を使用した後に装置を リングの一番上へリターンさせる。即ち、装置により使用される衣の 配述子がリング内の最初のエントリとなる。
29	ENP	フレーム の終り	(1=フレームの終り;0=チェーン)関連する受信パッファが受信したフレームの終りを有することを表す。ゼロのENPは受信フレームが2個以上の隣接する記述子にスパンする場合のパッファの「チェーン化」を意味する。
28:18	BSIZE	バッファ 寸法	(10ビット符合無し整数)関連する受信データバッファにおいて使用可能なパイト激を表す(最大8Kパイト)。BSIZEフィールドはビット12万至2として定義されているのでパッファは4パイト(1ワード)年にインクリメントすることに注意。BSIZEフィールドはこの定義を容易とさせるために上半分のワードに位置されている。ゼロのBSIZEは1ワードのパッファ寸法に対するデフォルトである。バッファ内における実際の使用可能なパイト数はBSIZEフィールドンパッファの開始アドレス(RBADR)によって決定される。受信データパッファは任意のパイトアドレスで開始することが許容されるが、常にワード整合した境界上で終了すべく装置により仮定される。即ち、全ての受信パッファの最後のアドレスは完全な4パイトワードである。
17	RERR	Rxエラー 要約	(1=エラー:0=正規)受信ステータスにおいて報告されるエラーステータスピットの論理OR要約がペッファ内のフレームの終りに終く最初の完全なワード内に装置によって書込まれる。RERR要約:CNTOVI、FCS、RABRT、ROFLO、受信フレームに関連するエラーに対する単一ピットテストを可能とする。
16	ROFLO	RxFIFO オーパー フローエラー	(1=エラー: 0=正規)受信FIFO内の使用可能な空間が不充分であるために落とされたパケットを表す。オーバーフローが発生すると、HDLCユニットは統計目的のために入力パケットのモニタを継続し、且つ金ゲケット(又は少なくとも未だFIFOから読取っていない部分)を落とす。その結果のステータスワードはパケットの終りタグと共にFIFO内に書込まれる。オーバーフローはFIFO内に書込まれる。オーバーフローはFIFO内に書込まれる。オーバーフローはFIFO内に書込まれる。オーバーフローはFIFO内に書込まれる。オーバーフローはFIFO内に書込まれる。オーバーフローはFIFO内下の不適切なサービバッファ内の実際のデータの量を表さない場合がある。
15:0	MSIZE	メッセージ 寸法	(15ビット符合無し整数)関連するバッファ内の受信フレームの一部又は全部によって占有されるオクテットの数を表す。MSIZEはバッファ内のフレームの終りに続く最初の完全なワード内に装置によって書込まれた受信ステータスワードの4個のオクテットを包含するものではない。 MSIZEフィールドは、ホストが配述子の所有を装置へ与える場合には全てゼロであると期待される。装置はこれをチェックしようとしないので、与えられたゼロでない全ての値は誤ったMSIZEをリターンすることになる。

【図48】

受信メッセージ記述子1

RMD1	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	0								
ビット名称	ビット名称 RBADR[31:0]									

ピット#	フィールド	名称	記述
31:0	RBADR	受信パッファ 開始アドレス	(32ピット符合無し整変) 関連する受信データパッファの最初のアドレス位置へのポインタとして作用。受信データパッファは入力フレームを格納するために装置によって使用される。 1個を超えることのないプレームが与えられたパッファ内に格納される。 その寸法がパッファ寸法を超える場合には、単一のフレームが複数のパッファをスパッする場合がある。 RBADRは、受信パッファがワード整合境界上で開始することを要求されないことを意味する32ピットデータワードシステム内のパイトアドレスである。装置によって課される規則は、受信パッファは任意のパイトアドレスである。装置によって課される規則は、受信パッファは任意のパイト整合の表が、常にワード整合境界上で終了することである。以下の表は2個の最小将RBADRビットによって表されるパイト整合の概略である。 RBADR[1:0] 有効パト 整合 整合 (完全なワード)

【図50】

送信メッセージ記述子1

TMD1	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1	0									
ビット名称											

ビット#	フィールド	名称	記述
31:0	TBADR	送信パッファ 開始アドレス	(32ピット符合無し整数)関連する送信データバッファの最初のアドレス位置へのポインタとして機能する。送信データバッファは出力フレームに対する発信元として装置により使用される。与えられたパッファ内には1つを超えるプレームを格納すべきではない。その寸法がベッファ対法を超える場合には単一のフレームは複数のパッファをスペンすることが可能である。 TBADRは送信パッファがワード整合境界上で開始することが必要とされるものではないことを意味する32ピットデータワードシステム内のパイトアドレスである。以下の表は2個の最小析TBADRピットによって表されるパイト整合の概略である。 TBADR[1:0] 有効パト 整合 00 4 整合(完全なワード) 01 3 不整合 10 2 不整合 11 不整合

【図49】

送信メッセージ記述子0

TMD0	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ビット名称	OWN	EOR	ENP	NOCRC	TOFLO				予:	約	奔声	4				UFLO						N	ıs	IZI	Ξ[1	2:	0]					

ピット#	フィールド	名称	記述
31	OWN	記述子 所有権	(1=装置;0=ホスト)ホストによりセットされ、装置によりクリアされる。 送信メッセージ記述子及びそれと関連するデータパッファの所有を 確立する。所有ビットが装置とホストとの間のハンドシェークとして使 用される。所有が放棄された場合には、送情メッセージ記述子又は 関連するパッファの内容のどの部分も変更されるべきではない。
30	EOR	リング の終り	(1=リングの終り;0=リングの終りではない)配述子がリング内の 最後のエントリとしてマーク付けすべくホストにより形態特定される。 配述子リング内の最後の送信メッセージ配述子を示す。この配述子 を使用した後に装置をリングの一番上へリターンさせる。即ち、装置 により使用される次の記述子はリング内の最初のエントリである。
29	ENP	プレーム の終り	(1=フレームの終り:0=フレームの終りではない)関連する送信 データパッファが送信フレームの終りを包含していることを表すべく ホストによりセットされる。ゼロのENPは送信されるべきフレームが 2個以上の隣接する記述子をスパンする場合のパッファの「チェー ン化」を意味する。
28A	NOCRC	CRC 添付無し	(1=非孫付;0=孫付)フレーム毎にTxCRC発生を制御することをホストにより形態特定される。フレームチェックシーケンス(CRC)がユニットによって自動的に発生され且つ稼付されることを防止する。NOCRCはフレームの終り(ENP)ピットがセットされた場合に装置によって使用されるに過ぎない。
27	TOFLO	TxFIFO オーパーフロー エラー	(1=エラー:0=正規)FIFOTxがオーバーフローにある場合に HDLCによってセットされる。多分ウオーターマークくバースト寸 法であるため。これは、FIFOTx内の使用可能な空間を超えて書 込使用としたことを意味する。この条件から出る唯一の方法はTx FLUSH又はリセットをセットすることである。
26:17	RESERVED	_	ゼロでなければならない。
16	UFLO	TxFIFO アンダーフロー エラー	(1=エラー:0=正規)フレームの終りに遭遇する前に送信期間中 に送信FIFOが空にされる場合に装置によってセットされる。アンダ ーブローがFIFOの不適切なサービス(書込)により発生される。
15:0	MSIZE	メッセージ 寸法	(13ビット符合無し整数)関連する送信データバッファ内に含まれる 送信フレームのオクテットの数を表すべくポストによって設定される。